Умножитель частоты

63425 2первый триггер 7, второй триггер 11и третий делитель 12 частоты устанавливаются в исходное состояние, а навыходах элемента ИЛИ 9 и элемента,И 8 формируются по одному импульсу.Импульсы на выходе элемента И 8 являются выходными импульсами умножителячастоты, а импульс с выхода элементаИЛИ 9 поступает на установочный входрегистра 6 памяти и записывает в негокод числа И; который подается наинформационные входы регистра 6 памяти с информационных выходов перво 1 г го счетчика 4 импульсов. Первый счет"чик 4 импульсов возвращается в исходное состояние по заднему фронту импульса, поступающего с выхода формирователя 1 импульсов, В последующихпериодах умножаемой частоты описанныеоперации протекают аналогично.Код числа И импульсов, накопленных первым счетчиком 4 импульсовв предыдущем (д)-ом периоде Т;, 25 умножаемой частоты с информационныхвыходов регистра 6 памяти, поступает на информационные входы второгосчетчика 5 и устанавливает в последнем коэффициент пересчета К, равный 30(4) и ч где и - коэффициент деления первогоделителя 2 частоты.Импульсы второй эталонной частотыГ поступают на счетный вход перво 35го счетчика 4 импульсов, в которомэа 1-ый период Т, умножаемой частотынакапливается И число импульсоввторой эталонной частоты Гоя фОчевидно, что 01 Г 0 п Й Й,=и Е,40 Е111(3) 45 По окончании:ь-го периода Т умножаемой частоты Г; на выходе формирователя 1 импульсов появляется короткий импульс, который поступает на 50 установочный вход первого счетчика 4 импульсов, установочный вход второго делителя 3 частоты, установочный вход ьторого счетчика 5, первый вход первого триггера 7, первый вход элемента ИЛИ 9, первый вход второго триггера 11 и установочный вход третьего делителя 12 частоты. При этом, второй счетчик 5, второй делитель 3 частоты,1 13Изобретение относится к измерительной технике и может быть использовано в цифровых измерительных прибораХ и в автоматизированных системах управления производством и технологическими процессами.Цель изобретения - повышение быстродействия.На чертеже приведена структурнаясхема умножителя частоты..Умножитель частоты содержит формирователь 1 импульсов, первый делитель 2 частоты, второй делитель 3частоты, первый счетчик 4, второйсчетчик 5, регистр 6 памяти, первыйтриггер 7, элемент И 8, элемент ИЛИ 9,генератор 10 эталонной частоты, второй триггер 11, третий делитель 12частоты.Умножитель частоты работает следующим образом,Импульсы с выхода генератора 10эталонной частоты Й, поступают насчетный вход второго счетчика 5 и навход первого делителя 2 частоты, навыходе которого формируются импульсывторой эталонной частоты Г , равной:оХо(О 2 (1) Следовательно, частота Й; следования импульсов на выходе второго счетчика 5 с учетом (1) - (4) равна Импульсы с выхода второго счетчика 5 поступают на счетныи вход второго делителя 3 частоты, на счетныйвход третьего делителя 12 частоты,на второй вход триггера 11 и черезпервый вход элемента И 8 поступаютна выход умножителя.частоты, формируя выходную частоту Гьп равнуюГ до появления сигнала на выходетретьего делителя 12 частоты илидо появления сигнала на выходе формирователя 1 импульсов. Из выражения(5) следует, что при указанных условиях выходная частота Г ы в п раэбольше умножаемой частоты Г;,В случае, если до окончания текущего периода Т, умножаемой частотыс выхода второго счетчика 5 успеваетпройти и импульсов частоты Й наз 13634 счетный вход второго делителя 3 частоты, то на выходе последнего появляется импульс, опрокидывающий второй триггер 11 и параллельно поступаю 5 щий на счетный вход третьего делителя частоты 12. Появляющийся при этом на выходе второго триггера 11 сигнал через второй вход элемента ИЛИ 9 поступает на установочный вход регистра 6 памяти. В результате чего изменяющийся код с информационных входов счетчика 4 импульсов через регистр 6 памяти без задержки поступает на информационные входы второго счетчика 15 5, изменяя коэффициент пересчета К(1) последнего по мере поступления импульсов с выхода первого делителя 2 частоты на счетный вход счетчика 4 импульсов. При этом, коэффициент пе ресчета равен происходит блокировка выхода умножителя частоты на время, равное разности (Т; -, ), задаваемое коэффициентом п,. Таким образом, длительностьпереходного процесса в предлагаемом устройстве является величиной регули 1руемой о =Т; =и 1 Т; что позволяет улучшить характеристики устройства подбором оптимального значения коэффициента п в то время как в известном устройстве длительность с переходного процесса не регулируется (=Т;),В момент окончания текущего -го периода Т; умножаемой частоты импульс с выхода формирователя 1 импульсов переводит умножитель частоты в исходное состояние, после чего цикл умножения частоты повторяется. Формула изобретения(6) при условии 25 Т;Т;,где 1 - интервал времени от моментаначала текущего 1-го периода З 0Т умножаемой частоты до текущего момента времени.Аналогично выражению (5) имеем О( О 1ог ф 1 и при ; =Т,(9) 40 и(1)= - = пЬ вых Т1 Сформированная таким образом выходная частота Г , поступает на выход умножителя частоты до появления сигнала на выходе третьего делителя 12 45 частоты или до появления сигнала на выходе формирователя 1 импульсов. Импульс на выходе третьего делителя 12 частоты, коэффициентделения которого равен и появляет ся, когда число импульсов, поступающих на счетный вход третьего делителя 12 частоты с выхода второго делителя 3 частоты, станет равным и т.е. через время С;, равное55=и1 Т;, . (10)Если текущий период Т умножаемой1частоты превышает величину 1 , то Умножитель частоты, содержащий последовательно соединенные генераторэталонной частоты, первый делительчастоты, первый счетчик и регистр памяти, последовательно соединенныепервый триггер и элемент И, второйвход которого соединен с входом второго делителя частоты, а также второйсчетчик, счетный вход которого соединен с выходом генератора эталоннойчастоты, и элемент ИЛИ, при этом установочный вход первого счетчика соединен с установочными входами второго счетчика и второго делителя частоты, первыми входами триггера и элемента ИЛИ и является входом умножаемого сигнала умножителя частоты,о т л и ч а ю щ и й с я тем, что,с целью повышения быстродействия,введены второй триггер, и третий делитель частоты, установочный вход которого соединен с первым входом второго триггера и с первым входом элемента ИЛИ, информационные выходы регистра памяти соединены с информационными входами второго счетчика, выход которого соединен с входом второго делителя частоты, выход второго делителя частоты соединен с входом третьего делителя частоты и вторым входом второго триггера, выход которого соединен с вторым входом элемента ИЛИ, выход. третьего делителя частоты соединен с вторым входом первого триггера, выход элемента ИЛИ - с установочйым входом регистра памяти, а выход элемента И является выходом умножаемого сигнала умножителя частоты,