Стробоскопический преобразователь

(19 ЗМ 1/ К 7и Ю.В. Кольцо ш В.Г.преоб,. к радиожет быть ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Херманис З,Х., Кагрклинь Дискретные стробоскопические разователи, - Рига. Зинатне, 1 с. 8-13.Авторское свидетельство СССР Р 565391, кл. И 03 К 13/17, 1977, (54) СТРОБОСКОПИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится измерительной технике и мо использовано для стробоскопическогопреобразования сигналов в масштабновременных преобразователях и автоматизированных измерителях парамет -ров сигнала. Изобретение позволяетповысить быстродействие и упроститьпреобразователь. Это достигаетсятем, что в преобразователь, содержащий дискриминатор 1 мгновенныхзначений, генератор 2 строб-импульсов, цифроаналоговый преобразоЬатель7, блок 8 управления, введены инвертор 3, генератор 4 логических уровней, сумматор 5, блок 6 памяти, формирователь 9 адреса, 3 ил.Изобретение относится к радиоизмерительной технике и может быть использовано для стробоскопического преобразования сигналов в масштабно- временных преобразователях и автоматизированных измерителях параметров сигналов.Цель изобретения - повышение быстродействия и упрощение устройства.На Фиг. 1 приведена функциональ ная схема устройства; на фиг, 2 - Функциональная схема блока управле.ния; на фиг. 3 - временные диаграммы работы устройства.Устройство содержит дискриминатор 1 мгновенных значений, генератор 2 строб-импульсов, инвертор 3, генератор 4 логических уровней, сумматор 5, блок 6 памяти, цифроаналоговый преобразователь (ЦАП) 7, блок 8 управления, формирователь 9 адреса,Блок 8 управления выполнен по известной схеме и содержит генератор 1 О синхроимпульсов, первый выход 11, блок 12 быстрого пилообразного напряжения, компаратор 13, цифроаналоговый преобразователь (ЦАП) 14, счетчик 15 медленного пилообразного напряжения, усилитель-Формиро 30 ватель 16, формирователи 17-19 импульсов, входом усилителя-Формирователя 16 является вход блока 8, выходами формирователей 17-19 являются соответственно третий, второй и четвертый выходы блока 8, первым выходом которого является первый выход компаратора.На временной диаграмме (фиг.З) обозначено: 11 (т,) - напряжение сигьхнала на первом входе дискриминатора 1; 11 - напряжение на выходе генератора 10 блока 8; П - напряжение на первом выходе генератора 10; напряжение на втором выходе блока 8;- напряжение на выходе дискримигнатора 1.Устройство работает следующим об;разом.50Блок 8 вырабатывает импульс запуска генератора 2, под действием которого формируется строб-импульс, управляющий,работой дискриминатора 1. Пусть величина входного сигнала тако ва, что П (т, О, а с выхода ЦАП 7 поступает сигнал, равный нулю, тогда на выходе дискриминаторапоявляется стандартный импульс, который обозначим 1. В результате инвертирования последнего в инверторе 3 на Б старшие разряды сумматора 5 поступает сигнал 00000, На младший разряд сумматора 5 всегда поступает сигнал логической единицы с генератора4, который представляет собой источ.ник питания. На вторые входы сумматора 5, учитывая, что напряжение на выходе ЦАП 7 равно нулю, поступает код00000, На выходе сумматора 5 появляется сигнал вида 00001. Вэтот момент времени блок 8 вырабатывает сигнал управления блоком б ипроисходит запись данных (входнойинформации) по адресу, вырабатываемому формирователем 9, которым управляет также блок 8, например00001. После окончания процессазаписи (Фиг,3) блок 8 изменяет полярность сигнала управления и происходит передача данных на выходблока б (режим чтения), которые поступают на вход ЦАП 7 и на вторыевходы сумматора 5. С выхода ЦАП 7сигнал (минимальное значение порога 1, равные 1) поступает на третий вход дискриминатора 1,В следующий такт блок 8 запускает генератор 2 и происходит второестробирование. Пусть П1тогда на выходе дискриминатора 1появляется сигнал "1", который после прохождения инвертора 3 и с учетом единицы младшего разряда обеспечивает на вход старших и младшегоразряда сумматора 5 сигнал вида00001. Учитывая что на второмвходе блока 5 действует сигнал вида00001, на выходе сумматора 5появляется код 00010, Последнийзаписывается по сигналу управленияс блока 8 в блок б по адресу 00001, Код адреса не изменяется посравнению с предыдущим. Далее происходит чтение данных (под действиемсигнала с блока 8), которые поступают на вход блока 6, а также на второй вход сумматора 5 и вход ЦАП 7.На выходе последнего образуется сигнал 1(3. ) Х, ), прикладываемый ктретьему входу дискриминатора 1.Пусть при следующем стробированииП(1) ) 1 Весь процесс повторится, ана выходе сумматора будет сигнал00011, который приведет к появлению на выходе 5 Л 7 сигнала 1(1 ) 1 )Присутствие 1 з на одном из входовдискриминатора 1 приведет (полагая, что 11(С) ( 1) к появлению на выходе дискриминатора 1 сигнала, который обозначим "0". Инвертирование последнего и с учетом единицы младшего 5 разряда приведет к появлению на входах старших и младшего разрядов сумматора 5 сигнала вида 11111. На втором входе сумматора 5 действует сигнал 00011, а на его выходе - сигнал 00010. Таким образом, появление сигнала "0" на выходе дискриминатора 1 приводит к вычитанию единицы младшего разряда из выходного кода сумматора 5. Одновременно сиг 1 11нал 0 поступает на вход блока 8 , который обеспечивает запуск г енератора 2 , и происходит считывание следующей точки ( считая предыдущую и ервой , данная будет второй) . После это г о сигналы запуска генератора 2 сдв инуты и о времени ( отно сительно и ерв ой считываемой точки) на шаг считыв ания . Кроме того , блок 8 об есп ечива ет своим сигналом управления за 25 пись выходного сигнала сумматора 5 (фиг.З) по адресу, указанному формирователем 9 (код адреса под действием управляющего сигнала с блока 8 изменился и стал, например, 01000). Такйм образом, произошла запись значения сигнала в первой точке стробирования с точностью до значения 1,.Затем происходит чтение данных в блоке 6 после преобразования в ЦАП 35 7 сигналов, поступающих на третий вход дискриминатора 1. Далее осуществляется считывание второй точки исследуемого сигнала, происходит выработка такого значения порога путем итераций 1 = 1, при котором П(С) = Б1, запись полученной информации по соответствующему адресу в блоке 6. Аналогично про исходит считывание последующих точек сигнала и запись информации в соответствующие ячейки памяти блока 6.Увеличение адреса ячейки памяти в блоке 6 и медленного пилообразного напряжения (МПН) в блоке 8 происходит при выполнении условия 1,Б, где П - значение входного напряжения в данной точке, 1 - напряжение на выходе 1 ВП 7. Очевидно, что наи-большая часть времени затрачивается на измерение первой точки и гораздо меньше - на все последующие, если шаг считывания достаточно мал, Таким образом, первый период МПН.имеет наибольшую длительность, а другие . - значительно меньшую (по сравнению с первым), но не равную между собой (иэ-за действия шумов), и время измерения значений сигнала после первой точки будет различно. Окончание МПН свидетельствует об окончании измерения входного сигнала.Когда происходит отображение информации о сигнале на экране ЭЛТ дисплея системы, в которой используется данное устройство, т.е. когда записанная в блоке 6 памяти информация просто циклически выводится на экран, с блока 8 на сумматор 5 поступает сигнал управления, который сбрасывает и блокирует выходные регистры сумматора 5. При этом прекра" щение действия входного сигнала не окажет влияния на последующие операции с сигналом, записанным в блоке 6, Сам процесс поиска порога е на экране не индицируется и всегда видно устойчивое, немигающее иэображение исследуемого сигнала. Кроме того скорость вывода информации значительно превышает скорость ввода за счет увеличения крутизны быстрого пилообразного напряжения в блоке 8 при отображении информации, В данном слу" чае можно значительно уменьшить число точек считывания. При этом считывание первой точки дает малый выигрыш во времени, так как первый период МПН наибольший. Однако, начиная с второго периода МПН, время преобразования резко уменьшается, так как число точек сравнительно мало и может быть уменьшено на порядок и более по сравнению с известным преобразователем. При этом искажения сигнала не происходит и точность преобразования сигналов не снижается, так как в стационарном режиме форма сигнала на выходе устройства совпадает .с формой входного сигнала благодаря осуществлению режима накопления в устройстве.В зависимости от конкретного назначения устройства(его применения)возможны два режима работы. Первый уже описан и наиболее целесообразен в том случае, когда устройство применяется в автоматизированных измерительных системах (АИС). В АИС не требуется все время индицировать на ЭЛТ изображения сигнала и неравномерность появления во времени отдельных1292183; 15 25 точек сигнала ца ЭЛТ не играет никакой роли.В настольном варианте (в лабораторных условиях) всегда желательно видеть иэображение сигнала на ЭЛТ и равномерность появления точек сигнала на экране ЭЛТ создает удобство в работе с устройством, В этом случае адрес ячейки памяти в блоке 6 и код МПН в блоке 8 формируются независимо от соотношения сигналов навходах дискриминатора 1 (на вход блока 8 поступает нулевой сигнал). Приэтом информация, записываемая в память блока 6, не отражает истинногозначения сигнала в точках считыванияна первом периоде действия МПН. Поэтому только через несколько периодовМПН, например 3-4, информация на выходе устройства и на экране ЭЛТ будет точно соответствовать входномусигналу. Очевидно, что число точекможно взять равным 1024,512 и меньшеи все равно обеспечить точность инеискаженную Форму сигнала, что невозможно сделать в известном преобразователе, Изменение МПН в этом случае показано пунктиром на фиг.3, /Блок 8 работает следующим образом. Синхроимпульсы с генератора 10 запускают блок 12, напряжение с выхода которого подается на первый входкомпаратора 13, к второму входу которого приложено напряжение с выходагенератора медленного пилообразногонапряжения, образованного ЦАП 14 исчетчиком 15. В момент равенства напряжений на первом и втором входахкомпаратора 13 он срабатывает и вырабатывает стандартный импульс, запускающий генератор 2. Одновременнокомпаратор 13 изменяет МПН на постоянную величину. В результате моменты совпадения напряжений на входахкомпаратора 13 будут сдвигаться вовремени относительно предыдущих нашаг считывания и, следовательно, импульсы на выходе компаратора 13 такхе будут сдвигаться во времени нашаг считывания 1, 2 ь 1, 3 Ь 1,..Этот сдвиг во времени обеспечиваетстробирование последовательно всех значений сигнала в точках считывания. Импульс с выхода компаратора 13 изменяет состояние счетчика 15 - происходит формирование кода, который после ЦАП 14 поступает на вход компаратора 13. Однако пока на выходе 30 35 40 45 50 55 дискриминатора 1 появляется сигнал "1" последний, пройдя через усилитель-формирователь, блокирует счетчик 15 и его состояние на выходе не изменяется при действии импульса свыхода компаратора 13. Сигнал "0" с выхода дискриминатора приводит к тому, что под действием импульса с выхода компаратора 13 состояние счетчика 15 изменяется. После преобразования ЦАП 14 выходной сигнал счетчика 15 поступает на компаратор 13,где происходит сравнение двух напряжений, Когда на выходе дискриминатора 1 появляется "1", блок 6 блокирует счетчик 15 ц Формирователь 19,Если же сигнал на выходе дискриминатора 1 ранен "0", то блокировкаотсутствует. При этом формирователь 9 может быть выполнен на регистреадреса и счетчике адреса, а блок 6на триггерах формула изобретения Стробоскопический преобразователь, содержащий блок управления, дискриминатор мгновенных значений, первый вход которого является входной шиной, второй вход соединен с выходом генератора строб-импульсов, третий вход соединен с выходом цифроаналогового преобразователя, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены сумматор, блок памяти, формирователь адреса, генератор логических уровней и инвертор, вход которого объединен с входом блока управления и соединен с выходом дискриминатора мгновенных значений, первый выход блока управления соединен с входом генератора строб-импульсов, второй выход соединен с первым входом блока памяти, третий выход соединен с первым входом сумматора, четвертый выход соединен с входом формчрователя адреса, выходы которого соединены соответственно с вторыми входами блока памяти, третьи .входы которого соединены с соответствующими выходами сумматора, входы старших разрядов второй группы входов которого соединены соответственно с выходами инвертора, а вход младшего разряда второй группы входов сумматора соединен с выходом генератора логических уровней, . третьи входы сумматора объединены с7 1292183 8соответствующими входами цифроанало- . мяти, выход цифроаналогового преобрагового преобразователя и соединены зователя является выходной шиной с соответствующими выходами блока па- преобразователя. Составитель А. ТитоТехред,И.Попович Зимокосов рек 1 одписно оизводственно-пол предприятие, г. Ужгород, ул. Проектна ичес дактор С. Пекказ 286/58 Тираж 902 НИИПИ Государственног по делам изобретений 13035, Москва, Ж,комитета ССС 1 открытии ушская наб., д. 4/5