Анализатор длительностей выбросов случайных процессов

-24 Бюл. В 6кас, В.-А.В.Буйнявии С.-Р,С,Пятрикис 8) свидетельство СССРС 06 Р 15/36, 1971.видетельство СССРС 06 Р 15/36, 1973.Р ДЛИТЕЛЬНОСТЕЙ ВЫБРОПРОЦЕССОВ сится к обласники и может татических анароцессов. Цельие быстродейстьностеи выброов содержит иа входы которыхсигнал и напряОСУДАРСТВЕННЫЙ КОМИТЕ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ВТОРСНОМУ СВИ(57) Изобретение отно ти вычислительной тех быть использовано в с лизаторах случайных и изобретения - повьппен вия. Анализатор длитесов случайных процесспороговых блоков 1, нподаются исследуемый жения уровней анализа, блок 4 синхронизации, регистры 3 и 7 и генератор 5 импульсов. Новым является введение в схему анализатора шифратора2, блоков 9, 10 памяти, сумматора11, вычитателя 8, счетчика 6 импульсов, элемента НЕ 13 и блока 12дифференцирования. Связи введенныхузлов с остальными узлами схемы позволяют существенно увеличить быстродействие и информативность одногоизмерения за счет проведения анализаодновременно на нескольких уровняхза счет фиксации моментов временипересечения исследуемым процессомуровней анализа. Информация о этихмоментах времени запоминается вблоке памяти и после логической обработки в другом блоке памяти накапливается информация о распределениидлительностей выбросов по уровняманализа. 2 ил.Изобретение относится к вычислительной технике и может быть использовано в статистических анализаторах ,случайных процессовЦелью изобретения является повышение быстродействий,На фиг.1 представлена структурная схема предложенного анализатора; на фиг,2 схема блока синхронизации. 10 Анализатор содержит и пороговых ,блоков 1, число которых определяется числом уровней одновременного анализа случайного сигнала х(С), На 15 одни входы пороговых блоков 1 подается исследуемый х(с), а на другие входы - выбранные уровни анализа. Выходы пороговых блоков 1 соединены с входами шифратора 2, выходы кото рого соединены с информационными входами регистра 3, на вход записи которого подключен выход блока 4 синхронизации, выходы последнего соединены с выходами пороговых блоков 1, Генератор 5 импульсов соединен с входом счетчика 6 импульсов, выходы которого поразрядно соединены с информационными входами регистра 7, вход записи которого подключен к вы ходу блока 4 синхронизации. Выходы регистра 7 поразрядно соединены с первыми входами вычитателя 8 и с ин-формационными входами блока 9 памяти выходы котОРОГО соединены с дру 35 гими входами вычитателя 8, выходы которого соединены с младшими адресными входами блока 10 памяти, старшие адресные входы которого поразрядно соединены с выходами регист ра 3. Выходы блока 10 памяти поразрядно соединены с одними входами сумматора 11, выходы которого соединены г информационными входами блока 10 памяти. На другой вход сумматора 11 подается напряжение, соответствующее логической единице". На входы разрешения считывания блоков 9 и 10 памяти подключен выход блока 4 синхронизации, В анализаторе имеется блок 12 дифференцирования, на вход которого подается исследуемый случайный сигнал х(Т). Выход блока 12 дифференцирования соединен непосредственно с входом записи первого блока 9 памяти и через элемент НЕ 13 - с входом записи блока 10 памяти. Выходы первого регистра 3 поразрядно соединены с информационными входами блока 9 памяти. Блок 4 синхронизации (фиг.2) состоит из элемента 14 четности-нечеткости, к которому подключены выходы пороговых блоков 1, Выходы элемента 14, один непосредственно, а другой через элемент 15 интегрирования (задержки), соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, выход которого является выходом блока 4 синхронизации.Анализатор работает следующим образом.В начале анализа (исходное состояние анализатора) счетчик 6 импуль- сов устанавливается в нулевое состояние, а во все разряды регистра 7 и во все ячейки блоков 9 и 10 памяти записываются нули. Цепи установки исходного состояния узлов 6, 7, 9 и 10 на фиг.1 не показаны. Исходное состояние других узлов и блоков ана лиэатора для его работы значения неимеет.Напряжение х(С) реализации случайного процесса поступает на первые входы пороговых блоков 1, в которых оно сравнивается с напряжением уровней анализа Н; (д=1, 2, ,и, причем 0;, П,. Поскольку в качестФ 1ве пороговых блоков 1 используются обычные компараторы напряжений, то на выхоце -го блока напряжение принимает уровень логического "нуля при хН, и уровень логической единицы - при х(Т)01. Полученные на выходе блоков 1 логические сигналы в форме натурного кода поступают по и каналам на входы шифратора 2. В приоритетном шифраторе 2 совокупность входных сигналов преобразуется в двоичный код, соответствующий номеру х-го максимального уровня анализа У 1, выше которого в данный момент находится напряжение сигнала х(С), Код с выхода шифратора 2 поразрядно (каждый разряд выхода шифратора 2 соединен с входом соответствующего разряда регистра 3) поступает на вход регистра 3. Этот код записывается в регистр 3 в момент прихода переднего фронта импульса с выхода блока 4 синхронизации, который выдает на выходе импульсы записи в момент каждого пересечения сигналом х(1) каждого уровня анализа как снизу вверх, так и сверху вниз. Записанный в регистре 3 код сохраняется в нем и передается на выход до момента прихода сле 1290355дующего импульса записи с выхода блока 4, Код с выхода регистра 3 определяет адрес в блоке 9 памяти, соответствующий уровню анализа Б;, и по этому адресу в него импульсом с выхода блока 4 записывается содержимое регистра 7. Информация записывается в него передним фронтом импульса,с выхода блока 4 синхронизации с выходов счетчика 6 импульсов, 10 который постоянно считывает импульсы генератора 5.Адрес записываемой в устройстве 9 памяти информации соответствует номеру уровня анализа Б 1. Записан" 15 ная в блок 9 памяти информация соответствует коду момента времени (когда сигнал х(С) пересекает уровень анализа Б; снизу вверх.При пересечении напряжением 20 сигнала х(С) снизу вверх другого уровня анализа Б блоки 1, шифратор 2, регистры 3, 7 и блок 4 синхронизации работают аналогичным образом и в регистре 3 записывается код, соответствующий номеру (д+1)-го уровня анализа. По адресу, определяемому этим кодом, в блок 9 памяти записывается содержимое регистра 7, соответствующее коду момента време ни С; , когда сигнал х пересекает уровень анализа Б, снизу вверх.Таким образом, с каждым пересечением сигналом х(Г) любого уровня ана лиза в блоке 9 записывается по новому адресу, соответствующему номерууровня анализа 1, новое состояниесчетчика 6,40В случае, когда напряжение сигнала х начинает убывать и пересекает уровеньанализа Б; сверху вниз, , блок 1, шифратор 2, регистры 3 и 7 и блок 4 синхронизации работают ана логичным образом. При этом в регистр 7 вновь переписываются состояния выходов счетчика 6, Одновременно по адресу, соответствующему номеру (+1)-го уровня анализа из регист ра 3, из блока 9 считывается записанная раньше (при пересечении сигналом х(С) уровня П;, снизу вверх) информация, соответствующая моменту времени 1; пеРесечения сигналом 55 х(С) уровня П снизу вверх. Эта информация поразрядно подается на.первые входы вычитателя 8, соответствующая моменту времени С;пересечения уровня П , сверху вниз, На выходе вычитателя 8 появляется код, соответствующий длительности выбросар так как с; - ; 1 Ф 1Этот код с его выхода подается на младшие адресные входы блока 10 памяти, на старшие адресные входы которого подается информация с регистра 3, соответствующая номеру 1-го уровня анализа. По адресу, определяемому упомянутыми кодами, считывается содержимое блока 10 памяти и с его выхода информация поступает на вход сумматора 11. В последнем к этой информации добавляется единица и с его выхода поступает на информационные входы второго блока 1 О. Пришедшая новая информация записывается в блок 10 по тому же адресу.При пересечении напряжением сигнала х уровня анализа П сверху вниз все узлы анализатора работают аналогично, и единица добавляется к содержимому блока 10 памяти по адресу, код старших разрядов которого соответствует номеру -го уровня анализа, а код младших разрядов длительности с; выброса на -м уровне анализа.Таким образом, в блоке 1 О памяти накапливается информация о распределении вероятностей длительностей выбросов на разных уровнях анализа. Дискретные значения плотности распределения вероятностей выбросов цлительноностью К Ь с (где Ьс - пери,од повторения импульсов генератора 5) на уровне анализа Б; могут бытьопределены по формулеИ(1 сд Б)1 Ик 1фа и ф1где И , - содержимое ячейки блока10, адрес которой определяется кодом, соответствующим числу Е, приходящим с выхода вычитателя 8, и кодом, соответствующим номеру -гоуровня анализа, приходящим из регистра 3;И; - количество выбросов сигналах на 1-м уровне анализа. Цепи,обеспечивающие остановку процессаизмерения после обработки заданногоколичества выборок И; на каждом уровне анализа, на функциональной схеме290355 Таким образом, использование изобретения обеспечивает возможность многоканального анализа длительностей выбросов случайного процесса одновременно по нескольким уровням 35 анализа, за счет фиксации моментов времени пересечения исследуемым процессом х(Т) уровней анализаИнформация о этих моментах времени запоминается в блоке 40 памяти. После логической обработки этой информации в другом блоке памя 1 ти накапливается информация о распрецелении длительностей выбросов по уровням анализа. Эта информация поз воляет, в частности, построить гистограммы распределения длительностей выбросов по уровням анализа. формула изобретения50 синхронизации и блок 12 дифференцирования, При возрастании входного сигнала х на выходе блока 12 появляется уровень логического "нуля", который Подается на вход записи блока 9 и через элемент НЕ 13 - на вход записи блока 10 памяти. Таким обра зом, при возрастании сигнала х(г.) разрешается запись информации в блок 9 импульсом с выхода блока 4, а ин О формация в блоке 10 памяти не переписывается. При убывании входного сигнала х на выходе блока 12 дифференцирования появляется уровень логической "единицы", который не15 разрешает запись информации в блок 9, а, пройдя через элемент НЕ 13, этот уровень логической единицы разрешает запись информации импульсом с выхода блока 4 в блок 10 памяти. 20 Блок 4 синхронизации выдает на выходе импульсы при каждом пересечении процессом х(1) любого уровня П, как снизу вверх, так и сверху вниз, Это обеспечивается при помощи элемента 14 четности и нечетности (контроля) элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 б элемента 15 инвертирования резистора К и конденсатора С. Анализатор длительностей выбросов случайных процессов, содержащий блок синхронизации, генератор импульсов, первый и второй регистры ии пороговых блоков, входы которыхобъединены и являются информационнымвходом анализатора, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия, он содержитсчетчик импульсов, шифратор, блокдифференцирования, первый и второйблоки памяти, элемент НЕ, вычитательи сумматор, первый вход которого является входом логической "единицы"анализатора, а второй вход соединенс выходом первого блока памяти,группа адресных входов младших разрядов которого соединена с группойразрядных выходов вычитателя, первая группа разрядных входов которого соединена с группой выходов второго блока памяти, информационныйвход которого соединен с выходом,сумматора, группа адресных входовцпервого блока памяти объединена с"группой адресных входов старших разрядов первого блока памяти и подключена к разрядным выходам первогорегистра, группа разрядных входовкоторого соединена с разрядными выходами шифратора, разрядные входыкоторого объединены с группой входов блока синхронизации и подключены к выходам и пороговых блоков соответственно, выход блока синхронизации подключен к входам записи первого и второго регистров, первогои второго блоков памяти, разрядныевыходы второго регистра подключенык группе информационных входов второго блока памяти и группе вторыхразрядных входов вычитателя, группаразрядных входов второго регистрасоединена соответственно с группойразрядных выходов счетчика импульсов, счетный вход которого соединенс выходом генератора импульсов, приэтом вход блока дифференцированияобъединен с информационным входоманализатора, а выход блока дифференцирования подключен к входу разрешения считывания второго блока памятинепосредственно, а через элементНЕ - к входу разрешения записи пер 1 вого блока памяти.1290355 й.г Составитель Э. СечинаТехред И.Ходаиич Корректор М Поко Редактор М.Келемеш Заказ 7905/49 Тираж 673 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5