Устройство для измерения разности периодов двух электрических сигналов

(57) Изотельной зовано при построении измерителей частоты и сравнения шкал времен прецизионных устройств длЦель изобр ости измереставленной ц тения - повышение точ ния. Для достижения п еОб- са ЯР СлГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР1056070, кл. С 01 К 23/00, 1982Авторское свидетельство СССР1093986, кл, С 01 К 23/00, 198 ИСТВО ИЗМЕРЕНИЯ РАЗНОСТИВУХ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВетение относится к измерихнике и может быть испольли в устройство, содержащее формирователь 4 временных интервалов, делители 1,2 частоты, блок 11 регистрации, выполненный в виде вычислителя 12 и индикатора 13, введены 0 триггер 5, счетчик 8, накапливающийсумматор 10, формирователь 3 квантирующих импульсов, формирователь 6времени регистрации, вентиль 7 и кодовый компаратор 9. Устройство позволяет либо существенно снизитьсреднеквадратическую погрешность измерения при неизменном времени измерения, либо достичь требуемую точность измерения за существенно меньшее время, В описании изобретениятакже указан другой вариант исполнения вычислителя 2 блока 11 регистрации. 13. п.ф-лы, 3 ил.5 2теля 1 частоты и блока 11 регистрации, Вычислитель 12 блока 11 регистрации содержит (фиг.3) блок 14 вычитания, последовательно соединенные первый умножитель 15, вторым входом которого является вход кода "6", и делитель 16, последовательно соединенные сумматор 17, второй 18,третий 19 и четвертый 20 умножители, Выход четвертого умножителя 20 соединен с вторым входом делителя 16, вы.ход которого является выходом вычислителя, при этом первые входы блока 14 вычитания и сумматора 17 объединены и являются входом кода "1".Вторые входы блока 14 вычитания, сумматора 17 и третьего умножителя 19 объединены и являются входом кода Н. Выход блока 14 вычитания соединен с вторым входом второго умножителя 18. Вторым входом четвертого умножителя является вход кода К. Информационным входом вычислителя является первый вход первого умножителя 15.Устройство работает следующим образом.В исходном состоянии на второй вход кодового компаратора 9 и установочные входы делителя 1 частоты и счетчика 8 подаются соответственно коды чисел: (И); К/2; - (1-1). На выходе счетчика 8 установлен код (М), который подается на первый вход кодового компаратора 9. Совпадение кодов на первом и втором вхо"дах кодового компаратора 9 Формирует на выходе последнего потенциал нулевого уровня (фиг.2,ж), который, поступая на управляющие входы делителей 1 и 2 частоты, устанавливает и удерживает их соответственно в состояниях "К/2" и "0". При этом им- пульсы эталонной Е и измеряемой й частот, поступая на соответствующие делители 1 и 2 частоты, не изменяют их состояний и импульсы с периодами следования Т, и Т не поступают на входы Формирователя 4 временных интервалов. На выходе Формирователя 4 временных интервалов сохраняется потенциал нулевого уровня, который через 0-триггер 5, синхронизируемый квантующими импульсами, поступает на второй вход вентиля 7, запрещая тем самым проход квантующих импульсов на вход синхронизации на-капливающего сумматора 10. Через временной интервал тр (Фиг.2,ж), Форми 128539Изобретение относится к измерительной технике и может быть использовано при построении прецизионныхизмерителей частоты и устройств длясравнения шкал времени.Цель изобретения - повышение точности .измерения разности, периодов.На Фиг. представлена блок-схемаустройства; на фиг.2 - временные,диаграммы; на Фиг. 3 - блок-схема вы Очислителя,Устройство (Фиг.1) содержит первый и второй делители 1 и 2 частоты,Формирователь 3 квантующих импульсов,Формирователь 4 временных интервалов, 5Э-триггер 5, формирователь 6 временирегистрации, вентиль 7, счетчик 8,кодовый компаратор 9, накапливающийсумматор 10, блок 11 регистрации,выполненный в виде последовательно соединеннь 1 х вычислителя 1,2 и индикатора 13.Входы эталонной и измеряемой частотсоответственно через первый и второй делители 1 и 2 частоты соединены с входамиформирователя 4 временных интервалов,Выход Формирователя 4 временных интервалов через последовательно соединенные Р-триггер 5-; счетчик 8 и накапливающий сумматор 10 соединен с информационным входом блока 11 регистрации, установочный вход которого подключен к чет"вертому кодовому входу устройства. Пер-.вый кодовый вход устройства соединен с, вторым входом кодового компаратора 9первый вход которого подключен к вы-ходу счетчика 8, а выход соединенс управляющим входом первого и второго делителей 1 и 2 частоты, Формирователя 6 времени регистрации иблока 11 регистрации. Сигнальныйвход формирователя 6 времени регистрации подсоедийен к входу первогоделителя 1 частоты и к входу форми"рователя 3 квантующих импульсов, авыход соединен с входом синхронизации записи счетчика 8 и входом начальной установки накапливающегосумматора 10. Вход синхронизации накапливающего сумматора 10 соединенс выходом вентиля 7, первый вход которого соединен с выходом Формирователя 3 квантующих импульсов и с входом синхронизации 0-триггера 5; авторой вход соединен с выходом Этриггера 5. Второй и третий кодовыевходы устройства соединены соответственно с установочными входами дели 3 12853 руемьй формирователем 6 времени регистрации, на выходе последнего вырабатывается импульс (фиг.2,в), который обнуляет память накапливающего сумматора 10 и переписывает код - (М) входа установки счетчика 8 на его выход. При этом раВенство кодов на входах кодового компаратора 9 нарушается и на его выходе формируется потенциал единичного уровня (фиг. 10 2,ж), разрешающий работу делителей 1 и 2 частоты. Делители 1 и 2 частоты осуществляют деление импульсов Й и Й с коэффициентом пересчета К, формируя на своих выходах импуль сы с периодом следования соответственно Т = КТэ, Тц, = КТи (фиг,2, г,д)При этом временной интервалмежду первыми импульсами на выходе первого и второго делителей 1 20К и 2 частоты примерно равен Ьй "- - Т, так как первый делитель 1 частоты начинает работать, находясь в состоянии "К/2", а второй делитель 25 2 частоты - находясь в состоянии "0", Импульсы Т= КТ и Т= КТ + Кдт (Фиг.2,г,д) выходов соответственно первого делителя 1 частоты и второго де лителя 2 частоты поступают на входы Формирователя 4 временных интервалов, на выходе которого вырабатывается импульс единичного уровня длительностью Ь; - д 11 + КЬТ(1 1), где=, 1,2Б. Импульсы д; поступают на информационный вход Р-триггера 5, на выходе которого вырабатываются импульсы М; . Фронты импульсов дг; формируются ближай шими к фронтам ДТ квантующими импульсами благодаря синхронизации Р-триггера 5 сигналами с выхода Формирователя 3 квантующих импульсов. . Такое формирование Ь 1, позволяет 45 синхронизировать работу накапливающего сумматора 10 и счетчика 8, на счетный вход которого подаются импульсы Ь 1;., Импульс Ь 1; поступаетМ %на второй вход вентиля 7 и разрешает на время ЬС проход квантующих импульсов на вход синхронизации накапливающего сумматора 10, На информационном входе накапливающего сумматора 10 действует код числа (И) + 2 (х"1), поскольку импульсы д одновременно поступают на суммирующий счетный вход счетчика 8, который срабатывает по заднему фронтуа; =ДГ(2-И- ), (1)Фпри д = М, т.е. на момент окончаниявремени измерения Тна =д С, (2 1.-И) . (2)После окончания импульса Ь навыходе счетчика 8 формируется код,равный (Б), который, поступая напервый вход кодового коммутатора 9,устанавливает на его выходе нулевойпотенциал (фиг.4,ж), устанавливающий и удерживающий делители 1 и 2частоты соответственно в состояниях"К/2" и "0", разрешающий работу Формирователя 6 времени регистрации ипереписывающий в блок 11 регистра -ции код числа ад с выхода накапливающего сумматора 10. В блоке 11 регистрации осуществляется умножениев вычислителе 12 в соответствии сего структурной схемой (фиг,3) числа а на нормализующий коэффициентба(Ф), код которого поступает счетвертого кодового входа устройства, для получения численного значения ЬТ, т е,6 Ю(2 1.-И)(3) ЬТ После Формирования Формирователем 6 времени регистрации запускающего импульса (Фиг.2,в) цикл измерения повторяется95 4импульса Ь, обеспечивая тем самымУ,задержку (1-1), так как во время действия 1-го импульса дГ., на информационном входе накапливающего сумматора 10 приложен код, установленный после окончания (1-1)-го импульса М; 1 (увеличение состояния счетчика 8 на "2" по каждому импульсу .М 1 обеспечивается подачей этих импульсов на счетный вход второго разряда счетчика 8, т.е. разряда, соответствующего "2 "). Код числа (Н -1)+2 (1.-1) суммируется по каждому квантующему импульсу, действующему на входе синхронизации накапливающего сумматора 10 в течение интервала времени Ь (1 = 1,2М). Следовательно, после окончания -го импульса ЬС в накапливающем сумматоре 10 фиксируется код числа а, рав- ного6Выигрыш в точности по сравнениюс известным устройством определим,сравнивая выражения (8) и(3),1285395(4) ье, = ьЕ + х,КЬТ,Т.е, при Н 1 выигрыш в точности весьма значительный, Например, при М = 10 Ьж 41.Таким образом, предлагаемое устройство позволяет либо существенноъснизить среднеквадратическую погрешность измерения при одинаковом с известным способом времени измерения, либо достичь требуемую точность измерения за существенно меньшее время по сравнению с известным способом,формула изобретения 1. Устройство измерения разности периодов двух электрических сигналов, содержащее формирователь временных интервалов, первый и второй входы которого через первый и второй делители частоты соединены с соответствующими входами устройства, и блок регистрации, выполненный в виде последовательно соединенных вычислителя и индикатора, о т л и ч а ю щ е ес я тем, что, с целью повышения точности измерения, в него дополнительно введены последовательно соединенные П-триггер, счетчик и накапливающий сумматор, формирователь квантующих импульсов, формйрователь времени регистрации, вентиль и кодовый компаратор, первый вход которого соединен с выходом счетчика, второй вход подключен к первому кодовому входу устройства, а выход соединен с управляющими входами блока регистрации, первого и второго делителей частоты и формирователя времени регистрации, второй вход которого соединен с входами формирователя квантующих импульсов и первого делителя частоты, а выход подсоединен к входу синхронизации записи счетчика и к входу начальной установки накапливающего сумматора, выход которого подключен к информационному входу блока регистрации, а второй вход синхронизации соединен с выходом вентиля, первый вход которого соединен с выходом формирователя квантующих импульсов и с входом синхронизации В-триггера,информационный вход которого подсоедиЙ 12(г.- -- .-) л с; г- . 0+1 2(б) КИ (112- 1 ) Следовательно, предлагаемое устройство реализует оптимальный по критерию минимума среднего квадрата 40 ошибки алгоритм измерения частоты по фаэовым отсчетам сигнала. 5Определим оптимальный алгоритм обработки фазовых отсчетов (временных интервалов ЬТ 1) по критерию минимума среднего квадрата ошибки. С этой целью запишем значение Ьс в 5 виде очевидного соотношения где х 2 = 0,1,2 Н" 1.Уравнение (4) относится к управле киям линейной регрессии (3), Известно, что наилучшей оценкой ЬТ " (в смысле минимума среднего квадрата ошибки) величины ЛТ по измеренным значениям ЛС+ является оценка, полу ченная по методу наименьших квадратов (МНК). Согласно этому методу для оценки ЛТ можно записать формулу (3) в видеМ) М Ч 20ьТКк, - ( х,)1.1Учитывая, что х -, целые числа от 0 до (Б"1) и используя выражения для суммы последовательностей целых чисел и суммы последовательностей квадратов целых чисел, полу- чим Дисперсию погрешности бг(ЬТ) определим, полагая статистическую не- -45 зависимость случайнйк погрешностей Ь 1и0+1144 Бг (д --- )16 (дТ)2. 23КиУ(1,1 а 1 Р50 12 огММК 1)1(Б -1) м(7)ггде б,). - дисперсия случайной погрешности АдСреднеквадратическую погрешность получим из (7)б(шТ) )12 б,/М /М(М-г 1), 18) 12 ДМ/ ВВ 1)1285395 а Лшшш 1 шшшшц.шшц)шйшшшщОш 7 иАЛюшвшдлшныицшшшы- 4- ив Ьт тг бс фу Ъ ГЛФАЗСоставитель ГубановТехред И.Попович орректор М.Демчик Редактор С. Пекарь аказ 7639/47 Тираж 730 НИИПИ Государственного ко по делам изобретений и 13035, Москва, Ж, РаушПодпимитета СССРоткрытийкая наб., д.4/5 е Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная нен к выходу формирователя временныхинтервалов, а выход Р-триггера соединен с вторым входом вентиля, приэтом второй, третий и четвертый кодовые входы устройства подключены соответственно к установочным входампервого делителя частоты, счетчикаи блока регистрации. 2. Устройство по п,1, о т л и - Ю ч а ю щ е е с я тем, что вычислитель блока регистрации содержит блок вычитания, последовательно соединенные первый умножитель, вторым входом которого является код числа 6, и де литель, последовательно соединенные сумматор, второй, третий и четвертый умножители, выход четвертого умножителя соединен с вторым входом делителя, выход которого является выходом вычислителя, при этом первые входы блока вычитания и сумматора объединены и являются входом кода числа1, вторые входы блока вычитания, сумматора и третьего умножителя объединены и являются входом кода числаИ, где М - число измерений, выходблока вычитания соединен с вторымвходом второго умножителя, вторымвходом четвертого умножителя является вход кода числа К, где К - коэффициент деления, а информационнымвходом вычислителя является первыйвход первого умножителя,