Генератор псевдослучайных двоичных последовательностей

(50 4 Н 03 К 3/84 ОПИСАНИЕ ИЗОБРЕТЕНИЯН А 6 ТОРСКОМУ С 8 ИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Киевский ордена Ленина политехнический институт им, 50-летия Великой Октябрьской социалистической революции(56) Авторское свидетельство СССР В 744529, кл. С 06 Р 1/02, 1978.Авторское свидетельство СССР У 1013955, кл. С 06 Р 7/58, 1981901256163 А 1(54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ДВОИЧНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ(57) Изобретение относится к импульсной технике, Цель изобретения -расширение функциональных возможностей устройства. Генератор содержитблок 4 памяти, регистры 6 и 7 и блок9 управления. Введение источникапсевдослучайных кодов, коммутаторов2 и 5, регистра 3, блока 8 элементов И и блока 10 элементов ИЛИ позволяет получать псевдослучайные последовательности с управляемой вероятностьи появления единичного символа, 1 з.п, ф-лы, 3 ил.входом второго коммутатора 5, вторая группа входов которого соединена с выходами второго регистра 7, Лестой выход блока 9 управления соединен с управляющим входом третьего регистра 3 и первым входом источника 1 псевдослучайных кодов, второй вход которого соединен с третьим выходом блока 9 управления первый выход которого соединен с входом первого коммутатора 2.Блок 9 управления (фиг, 2) содержит генератор 12 тактовых импульсов, схему 13 начальной установки, триггер 14, четыре элемента И 15-18. регистр 19 сдвига, три элемента ИЛИ 20-22, первые входы которых соединены с входом блока 9 управления и первым входом триггера 14, выход которого соединен с первым входом первого элемента И 15, выход которого соединен с первыми входами второго 16, третьего 17, четвертого 18 элементов И н с входом синхронизации регистра 19 сдвига, соответствующие выходы которого соединены с вторыми входами соответственно второго 16, третьего 17 и четвертого 18 элементов И, Выход второго элемента И 16 соединен с вторым входом второго элемента ИЛИ 21 и первого элемента ИЛИ 20, третий вход которого соединен с выходом четвертого элемента И 18 и вторым входом третьего элемента ИЛИ 22, выход которого является шестым выходом блока 9 управления, третий выход которого соединен с вторым входом триггера 14, первым выходом схемы 13 начальной установки, входом управления и вторым информационным входом регистра 19 сдвига, первый информационный вход которого соединен с выходом его последнего разряда и первым выходом блока 9 управления, вторым, четвертым и пятым выходами которого являются соответственно выходы первого 20, второго 21 элементов ИЛИ и третьего элемента И 17. Выход генератора 12 тактовых импульсов соединен с вторым входом первого элемента И 15. Второй выход схемы 13 начальной установки соединен с третьим информационным входом регистра 19 сдвига.Источник 1 псевдослучайных кодов реализован по известным,обеспечивающим генерирование рекуррентных по 1 1256163Изобретение относится к импульснойтехнике.Цель изобретения - расширениефункциональных возможностей за счетполучения псевдослучайных последовательностей с управляемой вероятностью появления единичного символа.На фиг. 1 представлена функциональная схема генератора псевдослучайных двоичных последовательностей; 10на фиг. 2 - схема блока управления,на фиг. 3 - временные диаграммы работы блока управления.Генератор псевдослучайных двоичных последовательностей содержит источник 1 псевдослучайных кодов, первый коммутатор 2, третий регистр 3,блок 4 памяти, второй коммутатор 5,первый 6 и второй 7 регистры, блок8 элементов И, блок 9 управления, 20блок 10 элементов ИЛИ, шину 11 "Пуск",Выходы первого регистра 6 соединеныс входами второго регистра 7, выходыкоторого соединены с информационными входами блока 4 памяти, первыйи второй управляющие входы которогосоединены с первым и вторым выходамисоответственно блока 9 управления,третий выход которого соединен свходом установки первого регистра 6. 30Иина 11 "Пуск" соединена с входомблока управления, Выходы блока 10элементов ИЛИ соединены с входамисинхронизации соответствующих разрядов второго регистра 7 и первого 35регистра 6, информационные входыразрядов которого соединены с соответствующими выходами второго коммутатора 5, первая группа входов которого соединена с выходами блока 4 40памяти, адресные входы которого соединены с выходами первого коммутатора 2, первая группа входов которого соединена с выходами третьего регистра 3, входы которого соединены 45с второй группой входов первого коммутатора 2 и с первой группой выхо.дов источника 1 псевдослучайных кодов,вторая группа выходов которого соединена с первыми входами элементов 50И блока 8 элементов И, выходы которого соединены с первыми входамиэлементов ИЛИ блока 10 элементовИЛИ, вторые входы элементов ИЛИ которого соединены с четвертым выходом 55блока 9 управления, пятый выход которого соединен с вторыми входамиэлементов И блока 8 элементов И иследовательностей псевдослучайных кодов, схемам, реализующим характеристический полииомХ +Х +1.Блок 4 памяти заполнен таким образом, что обеспечивает на выходе каждого разряда заданную вероятность появления единиц. Для этого суммарное количество единиц в -м разряде всех ячеек памяти г . должно выбираться исходя иэ соотношения Р =г /М, где Р - заданная вероятность появ 1ления единиц на выходе 1-го разряда; М - количество ячеек памяти.15Генератор псевдослучайных двоичных последовательностей работает следующим образом.После подачи питания схема 13 начальной установки выдает одиночный импульс, устанавливающий триггер 14 и первый регистр 6 в нулевое состояние, в регистр 19 сдвига записывается код 001, а источник 1 псевдослучайных кодов устанавливается в начальное ненулевое состояние. Подача единичного сигнала на шину 11 "Пуск обеспечивает запись из блока 4 памяти в регистр 6 содержимого ячейки с адресом, сформированным на ЗО выходах источника 1 псевдослучайных кодов. Этот адрес записывается в третий регистр 3, а в источнике 1 псевдослучайных кодов формируется новый код. Кроме того, единичный сигнал на шине 11 "Пуск" переводиттриггер 14 в единичное состояние и блок 9 управления начинает генерировать последовательность управляющих импульсов в соответствии с временной ди аграмой, приведенной на фиг, 3.В первом такте рабочего цикла устройства по сигналу с второго выходаблока 9 управления (фиг, 36) происхо дит активизация блока 4 памяти йкод, записанный по адресу, сформированному на первой группе выходов источника 1 псевдослучайных кодов, заносится в регистр 6, причем содержи Омое регистра 6 по сигналу с четвертого выхода (фиг. 3 е) блока 9 управления переписывается в регистр 7,Таким образом, в регистре 6 находится код, хранящийся в блоке 4 памяти 55по адресу, сформированному на первойгруппе выходов источника 1 псевдослучайных кодов,Во втором такте работы устройства происходит перемешивание кодов,находящихся в регистрах 6 и 7. Дпяобеспечения случайного перемешивания код, сформированный на второйгруппе выходов источника 1 псевдослучайных кодов, подается на первые входы блока 8 элементов И, навторые входы элементов И которогопоступает сигнал с пятого выхода(фиг. Зг) блока 9 управления. Этот же сигнал подключает выходы регистра 7 через второй коммутатор 5 к входам регистра 6, При этом, если в 1-м разряде псевдослучайного кода находится1 , то на соответствующем выходе блока 8 элементов И появится импульс синхронизации, поступающий через блок 1 О элементов ИЛИ на синхровходь 1 соответствующих разрядов регистров 6 и 7, Под действием этих импульсов синхронизации информация в выбранных разрядах регистров 6 и 7 меняется местами. Если в -м разряде псевдослучайного кода содержится "О, то перезаписи информации в .-м разряде между регистрами 6 и 7 не происходит,В третьем такте работы устройства сигнал с первого выхода (фиг.39 блока 9 управления переводит блок 4 памяти в режим записи и подключает к адресным входам его через коммутатор 2 выходы регистра 3По сигналу с второго выхода блока 9 управления содержимое регистра 7 заносится в блок 4 памяти по адресу, хранящемуся в регистре 3, В этом же такте по сигналу с шестого выхода (фиг. 3 д) блока 9 управления происходит формирование нового псевдослучайного кода источника 1 псевдослучайных кодов, а псевдослучайный код с второй группы его выходов переписывается в регистр 3.В результате окончания рабочего цикла генератора на выходе регистра 7 сформировалось очередное выходное слово генератора, которое в следующем цикле будет преобразовано описанным образом и записано в блок 4 памяти по адресу, хранящемуся в регистре 3. На первой группе выходов источника 1 псевдослучайных кодов сформирован новый адрес для блока 4 памяти. Далее процесс генерации очередных выходных наборов осуществляется путем повторения рабоче 3 12561 го цикла генератора. Источником синхронизирующих импульсов служит последовательность (фиг. За), формируемая генератором 12 тактовых импульсов блока 9 управления.Ф о р м у л а и з обретения1. Генератор псевдослучайных двоичных последовательностей, содержащий последовательно соединенные первый регистр и второй регистр, выходы которого соединены с информационными входами блока памяти, первый и второй управляющие входы которого соединены с первым и вторым выходами соответственно блока управления, третий выход которого соединен с входом установки первого регистра, шину "Пуск", соединенную с входом блока управления, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет получения псевдослучайных последовательностей с управляемой вероятностью по явления единичного символа, он содержит источник псевдослучайных кодов, третий регистр, первый и второй коммутаторы, блок элементов И, блок элементов ИЛИ, выходы которого соединены с входами синхронизации соответствующих разрядов второго регистра и первого регистра, информационные входы разрядов которого соединены с соответствующими выходами вто-З рого коммутатора, первая группа входов которого соединена с выходами блока памяти, адресные входы которого соединены с выходами первого коммутатора, первая группа входов кото О рого соединена с выходами третьего регистра, входы которого соединены с второй группой входов первого коммутатора и с первой группой выходов источника псевдослучайных кодов, вторая группа выходов которого соединена с первыми входами элементов И блока элементов И, выходы которого соединены с первыми входами элементов ИЛИ блока элементов ИЛИ, вторые входы элементов ИЛИ которого соединены с четвертым выходом блока управления, пятый выход которого соединен с вто 63 Ьрыми входами элементов И блока элементов И и входом второго коммутатора, вторая группа входов которого соединена с выходами второго регистра, шестой выход блока управления соединен с управляющим входом третьего регистра и первым входом источника псевдослучайных кодов, второй вход которого соединен с третьим выходом блока управления, первый выход которого соединен с входом первого коммутатора,2, Генератор по п. 1, о т л и - 3ч а ю щ и й с я тем, что блок управления содержит генератор тактовых импульсов, схему начальной установки, триггер, четыре элемента И, регистр сдвига, три элемента ИЛИ, первые входы которых соединены с входом блока управления и первым входом триггера, выход которого соединен с первым входом первого элемента И, выход которого соединен с первыми входами второго, третьего, четвертого элементов И и с входом синхронизации регистра сдвига, соответствующие выходы которого соединены с вторыми входами соответственно второго, третьего и четвертого элементов И, выход второго элемента И .соединен с вторым входом второго элемента ИЛИ и первого элемента ИЛИ, третий вход которого соединен с выходом четвертого элемента И и вторым входом третьего элемента ИЛИ, выход которого является шестым выходом блока управления, третий выход которого соединен с вторым входом триггера, первым выходом схемы начальной установки, входом управления и вторым информационным входом регистра сдвига, первый информационный вход которого соединен с выходом его последнего разряда и первым выходом блока управления, вторым, четвертым и пятым выходами которого являются соответственно выходы первого, второго элементов ИЛИ и третьего элемента И, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, второй выход схемы начальной установки соединен с третьим информационным входом регистра сдвига.1256163 Составитель Ю.БурмистровПетраш Техред М.КоданичРедак КорреМуск каэ ч 834/5 5 Тираж 816 П ВНИИПИ Государственного комитета СС по делам иэобретений и открытий 113035, Москва, Ж, Раушская наб., д.исное оиэводствен олиграФическое предприятие, г. Ужгород, ул. Проектная,