Устройство для задержки и преобразование информации

СОЮЗ ССВЕТСНИСОЦИАЛИСТИЧРЕСПУБЛИК ИХ 119) П 06 Р 7/ ИСАНИЕ ИЗОБРЕТ(54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ И ПРЕОБРАЗОВАНИЯ ИНФОРМАЦИИ(57) Изобретение относится к приборостроению и позволяет повысить надежность работы за счет уменьшенияобъема памяти оперативного запоминающего устройства (ОЗУ). Устройствосодержит ОЗУ 1, сумматор 4, счетчики 5 и 7 импульсов, постоянное запоминающее устройство 6, блок 8 синхронизации, коммутатор 9 и элемент 10задержки. Введением новых элементови образованием новых связей междуэлементами устройства удалось достичтого, что для каждого номера символа в ОЗУ 1 выделена динамическая зонс количеством ячеек, равным числу йилщАжфаг ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Государственный научно-исследовательский институт радиовещательного приема и акустики им.А.С.Попова (72) В,И. Ефимов, Ю.Г. Гофман, А.М. Коган, Л.Г. Синицына, Г.Д.Деведзи и В.В. Подобед(56) Авторское свидетельство СССР У 824191, кл. С 06 Р 7/00, 1979.Ефимов В,И. и др. Цифровое кодирование при записи и воспроизведении звука. - Тезисы докладов 19 Всесоюзной научно-технической конференции. Л.: 1981. 1254463 А 1блоков, на которое задерживаетсясимвол с данным номером, плюс ячейка для считывания. После каждого очередного цикла записи-считывания,равного периоду блока, освободившие 1254463ся ячейки переходят из начала однойзоны в конец другой, происходит смещение по всему объему ОЗУ 1 со скоростью одна ячейка за период блока. 4 ил.Изобретение относится к приборостроению, а именно к устройствамдля задержки и преобразования инфор-.мации,Цель изобретения - повышение надежности работы за счет уменьшенияобъема памяти оперативного запоминающего устройства.На фиг,1 приведена функциональнаясхема устройства; на фиг.2 - распре Оделение ячеек оперативного запоминающего устройства (ОЗУ) в устройстве;на фиг.3 - распределение зон символов блока данных в ОЗУ, на фиг.4 -временные диаграммы работы устройства.Устройство для задержки и преобразования информации содержит оперативное запоминающее устройство 1,подключенное входами к входным шинам 2, информационными выходами квыходным шинам 3, адресными входами к выходам сумматора 4, соединенного первыми входами с выходами первого счетчика 5 импульсов и вторыми 25входами через постоянное запоминающее устройство 6 с выходами второгосчетчика 7 импульсов, подсоединенного входом к первому выходу блока 8синхронизации и установочным входом 30к соединенным между собой входу первого счетчика 5 импульсов и второмувыходу блока 8 синхронизации, и коммутатор 9. Кроме того, устройстводля задержки и преобразования информации содержит элемент 10 задержки,включенный между выходом коммутатора9 и управляющим входом ОЗУ 1, причемкоммутатор 9 подключен информационным входом к третьему выходу блока 408 синхронизации и управляющим входомк первому выходу блока 8 синхронизации,Устройство работает следующимобразом. 45 Обрабатываемая информация поступает с входных шин 2 на оперативное запоминающее устройство 1. С его выхода информация поступает на выходные шины 3.Распределение ячеек ОЗУ 1 для устройства представлено на фиг.2. Здесь для каждого номера символа в блоке выделена динамическая зона с количеством ячеек, равным числу блоков, на которое задерживается символ с данным номером, плюс ячейка для считывания, В течение периода блока ячейки в начале каждой зоны освобождаются, так как символы, записанные в них, считываются из ОЗУ 1, Запись же символов поступающего блока осуществляется в последние ячейки соответствующих зон.Таким образом, после каждого очередного цикла записи-считывания, равного периоду блока, освободившиеся ячейки переходят из начала одной зоны в конец другой, т.е. картина, представленная на фиг.2, будет динамической, будет смещаться по всему объему ОЗУ 1 со скоростью одна ячейка за период блока (характер смещения показан на фиг.3).Работой всех элементов схемы управляет блок 8 синхронизации, вырабатывающий сигналы трех частот: частота блочная, частота символов, двойная частота символов, причем частота символов в 32 раза выше частоты блочной. Временные диаграммы работы схемы приведены на фиг,4. Блочная частота поступает на вход первого счетчика 5 импульсов. Одновременно блочная частота поступает на вход "Установка" второго счетчика 7 импульсов. Частота символов поступает на информационный вход коммутатора 9,а удвоенная символьная частота поступает на управляющий3 12544 .вход коммутатора 9 и на вход второго счетчика 7 импульсов.Рассмотрим подробнее работу устройства.На вход счетчика 5 поступает "блочная частота". Предположим, что содержимое этого счетчика 5 равно О. Соответственно на вход ОЗУ 1 поступают символы нулевого блока. Так в промежуток времени С 0 - 14(см.10 фиг.4) поступает нулевой символ данного блока. В течение блока идет двадцать восемь символов, каждому из которого соответствует свой адрес для считывания и свой адрес для 5 записи, т. е, на выходе сумматора необходимо получить пятьдесят шесть адресов, Так как на вход второго счетчика 7 импульсов поступает двойная частота символов, то нулевому 20 символу соответствует два состояния данного счетчика 7 : О - это значе-. ние счетчик 7 принимает в момент времени С и 1 - значение, которое счетчик 7 принимает в момент време ни С (диаграмма 3 фиг.4), В постояноном запоминающем устройстве (ПЗУ) 6 предварительно заложена добавка в виде кода, заранее рассчитанная и имеющая различные значения для адре са считывания и адреса записи. Добавка соответствует требуемой задержке. При изменении значения задержки (по требованию) необходимо перепрограммировать ПЗУ 6, туда вво- З дят новые добавки.Таким образом, на выходе ПЗУ 6 мы имеем две добавки, одна из которых соответствует добавке к адресу считывания (в промежутке времени 40т ), а вторая - добавке к адресу записи (в прОмежутке времени 1- Т 4). В результате сложения в сумматоре 4 добавки с выходным значением счетчика ячеек ОЗУ 1 (на выходе которого 45 нули) на адресных входах ОЗУ 1 в промежутке времени й - С стоит адрес считывания, а на выходах ОЗУ 1 считываемый нулевой байт того блока, который опережает в информации текущий блок на требуемую (заложенную в ПЗУ 6) задержку. Причем в сумматоре 4 не используется выход переноса, а сложение происходит по модулю объема ОЗУ 1. В промежутке временина адресные входы ОЗУ 1 поступает адрес записи и в ОЗУ 1 производится запись нулевого байта теку 63 4щего блока. Следует сказать, что считывание из ОЗУ 1 происходит практически все время, и только в моменты записи, соответствующие поступлению на управляющий вход ОЗУ 1 импульса записи с частотой символов, которая сдвинута относительно частоты символов, поступающей с блока 8 синхронизации, на 3/4 Р, Иными словами, считывание полпериода идет по укаэанному адресу считывания, а когда на адресные входы ОЗУ 1 поступает адрес записи, то считывается уже, за исключением моментов поступления импульса записи на управляющий вход ОЗУ, та информация, которая только что поступила. В дальнейшем производится отделение этой ненужной, мешающей дальнейшей обработке информации.Значит, в момент времени 1 определяемый сдвинутым сигналом с частотой символов, сдвинутой относительно частоты символов на Р, /4 и формируемой в коммутаторе 9, происходит считывание информации (нулевого байта) из ОЗУ 1 (1 на управляющем входе соответствует считыванию, О - записи).В момент времени, определяеимый частотой Р, когда на адресных входах стоит адрес записи, на вход записи поступает сигнал записи, вырабатываемый коммутатором 9, и производится запись в ОЗУ 1 нулевого символа (байта) текущего блока.В этот момент на входе ОЗУ 1 появляется первый символ, которому на выходе второго счетчика 7 импульсов будут соответствовать уже состояния "2" и "3". Этим состояниям соответствует определенная, отличная от первой, добавка в блоке ПЗУ 6. Поскольку в течение всего нулевого блока на выходе первого счетчика 5 импульсов будут нули, то в этом случае в момент времени й - С нао,4 выходе сумматора 4 будут адреса записи и считывания, соответствующие первому символу (байту).Далее работа схемы осуществляется аналогично вышеописанному цикл заканчивается, когда первый счетчик 5 импульсов примет значения, соответствующие номеру следующего блока. С поступлением и-го блока второй счетчик 7 импульсов устанавливается в нулевое состояние. Сигнал на вы1254 О 5 ать-(/-оасан 8 иа ва о-ойиоом а 3-гонЮом она рео внАюа Ююа т-аа оанооаа Ачи оиноооа Юче г 5ходе первого счетчика 5 импульсовбудет меняться в соответствии с приходом блочной частоты от 000 до111 и снова к 00О, образуяна выходе так называемый плавающий" базовый адрес.. За счет разнесения моментов изменения адресов считывания(",) адресов записи (С ), моментов считыа фвания (11) и записи (с ) в схеме11 11не возникает гонокВ устройстве используются неравные зоны ОЗУ 1 для хранения каждогосимвола, что позволяет избежатьхранения в ОЗУ 1 использованной,ненужнойинформации,Таким .образом, за счет введения новых связей в известном блоке удалось достичь либо эффективного использования ОЗУ (уменьшения его объема), либо увеличения величины задержки при сохранении объема ОЗУ;удалось также получить преобразование информации за счет соответствую щего программирования ПЗУ 6. Использование изобретения позволяет повысить надежность работы за счет уменьшения объема памяти ОЗУ.ЗО 463 ЬФормула изобретенияУстройство для задержки и преобразования информации, содержащее оперативное запоминающее устройство, подключенное входами к входным шинам, информационными выходами к выходным шинам, адресными входами к выходам сумматора, соединенного первыми входами с выходами первого счетчика импульсов и вторыми входами через постоянное запоминающее устройство с выходами второго счетчика импульсов, подсоединенного входом к первому выходу блока синхронизации и установочным входом к соединенным между собой входу первого счетчика импульсов и второму выходу блока синхронизации, и коммутатор, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности работы за счет уменьшения объема памяти оперативного запоминающего устройства, в него введен элемент задержки, включенный между выходом коммутатора и управляющим входом оперативного запоминающего устройства, причем коммутатор подключен информационным входом к третьему выходу блока синхронизации и управляющим входом к первому выходу блока синхронизации.1254463 Составитель В. ДобровольскийСлободяник Техреду Л.Сердюкова Корректор Л енко дписное 4/5 Производственно-полиграфическое предприятие, г. Ужго Проектна аз . 4721/52 ВНИИПИ Госуда по делам из 113035, МоскваНалро 3 ПИное Уиаиноя йцИаоабюШАХ Тираж 671 твенного комитета ретений и открытий Ж, Раушская наб