Двоичный счетчик импульсов с контролем ошибок
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
О П И С А Н И Е 315294ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваПК Н 031 с 21/34 421828/18-24) аявлено 31111,1970 (Лв присоединением заявк итет Комитет по дел аобретеиий и открытийпри Совете МинистровСССР УДК 621,374.32(088.8 Бюллетень2 ания 15.Х 1.1971 публиковано 21 1 Х.197 ата опубликования оп Авторы зобретения Н. Елизаров и Л. И, Шапи витель ДВОИЧНЫЙ СЧЕТЧИК ИМПУЛЬСОВ С КОНТРОЛЕМ ОШ ке и прове лее младш контроля одной пе несколько контрольно нчных счет бок,На чертеже представлена блок-схема двоичного счетчика импульсов с контролем ошибок, где 1 - вход устройства; 2 4 первая, 1-я, и-я разрядные пересчетные ячейки; б - схема сбора импульсов записи единиц и переполнения; б - схема формирования сигнала ошибки,и фиксации места неисправности, которая осуществляет сбор сигналов ошибки, поступающих из различных функциональных узлов, и фиксацию их в триггерных элементах с любой необходимой точностью; 7 - выход устройства; 8 - 10 - функциональные узлы поразрядного контроля первой, 1-и, и-й пере- счетных ячеек соответственно; 11 - схема задержки функционального узла; 12 - инвертор;13 в перв схема совпадения; И в собирательная схема; 15 в втор схема совпадения;1 б - схема задержки.При счете на вход устройства 1 поступают импульсы, Разрядные пересчетные ячейки 2 - 4 устанавливаются в положение 1 нмИзобретение относится к вычислительной технике.Известны двоичные счетчики импульсов с контролем ошибок, содержащие разрядные пересчетные ячейки, в которых контроль двоичного счетчика импульсов осуществляется путем сравнения контрольного кода четности содержимого разрядных перерасчетных ячеек с кодом четности, вычисленным специальной схемой. 1Недостатками этих счетчиков являются продолжительное время, контроля и отсутствие локализации ошибки. Время контроля в известных счетчиках определяется схемой образования контрольного кода четности от содержимого пересчетных ячеек и схемой сравнения кодов,Целью изобретения является устранение указанных недостатков, Это достигается благодаря введению в состав разрядных пере счетных ячеек схем задержки, сбора импульсов записи единиц и переполнения, в разрядные пересчетные ячейки функциональных узлов ,поразрядного контроля формирования сигнала ошибки и фиксации места неисправностей и соединению их соответствующим образом с разрядными пересчетными ячейками.Контроль счета в счетчике осуществляется проверкой перехода из состояния О в состояние 1 в одной разрядной пересчетной ячей ркой переходов из 1 в О в боих пересчетных ячейках, Время определяется временем контроля есчетной ячейки и по величине в раз меньше времени образования го кода четности в известных двочиках импульсов с контролем оши 315294пульсмп записи сдициць, НОГОпыс Оор 2 зу.1 ОТ.5 В:Э ГЦ 51 СКсХ,РИ С 1(ТС.1 ля (Огроля Ошноок, кот 01 эы( П 05 БГ 1 як)тс 51 13 1)яз 1 э 5 Дць)пе 1 эсссНьх 5 сЙ 1 дх 13 случяс 0 С"СТБЦ 5 ЦЭП,ЬСО 3;3(Ц:СЦ СД 1 ППЦЬ И ПЕ- реполнсция выходы цепей зашсц единицы разрядных пересчегцых ячеек 2, 8 и выход цспц переполнели 51 перссчстнОЙ 51 еРКи 4 соедице:ы со схемой сбора импульсов записи единц. и пс 1)еполцеия 5, выход которой сосдиец со Входом схемы формцровация сигнала ошибки и фиксации места цеисцравцосп. Отсу гст 3 е црп сСтс импульсы запцсц единицы цли импульса персцолцецця, что говорит об ошцбкс в цепях цсрсоса разрядцых цересчстцых ячеек, через схсму сбора 5, фиксируется схс)10 Й 6. На Выходс ( ) стр 01 лствя появляется сигнал ошибки в цепях перенося пересстых яеек 2, 4, 8.ДЛ 51 КОНТРОЛЯ ОШИООК, КОТОРЬЕ ПОЯБЛЯОТ- ся прц счете в результате установки пересчетцых ячеек 2 - 4 в положение О под воздеиствием сигналоь записи единицы, шяходы цепей записи единицы пересчетных ячеек 2 - 4 соединены В функциональных узлах 8 - О через схему задержки 11 и ицвертор 12 со Входом первой схемы совпадения 18, второй вход которой соединен с выходом прямого кода пересетной ячейки. Выход первой схемы совпадеция 13 соединен со Входом схемы 6. Состои ие О разрядной пересчетной ячекц, в которой Выработался сигнал записи единицы прц счете, указывает па ошиб.1 у В устяцОВке сост 051 ци 51 пересчстцой яеки.Пусть в 1-ой пересчетной ячейке 8 вь;работялс 51 сигнал зяп 1 си единицы и устднОВилось состояние О, Тогда сигнал записи единицы срез схему задержки 11 и инвертор 12 поступит на вход первой схемы совпддешля 1), ца второй вход которой поступает О. Схема совпадения 8 Выдает импульс ца схему 6, которая формирует сигнал ошибки фиксцр, ет место пецсправности. Пд Выходе 7 чстроЙствд появл 5 ется сцпл 0 Био(ц В установке 1-ой пересчстцой ячейки,Выходы схем задержки функциональных узлов 8 - 10 соедипены со входами собирательнып( схем 14, принадлежащих функццоцальцым узлам предыдущих младших перс- счетных ячеек. Выход собирательных схем 14 соединен со входом вторых схем совпадения 15, другой вход которьх соединен с выходом обратного кода пересчетцых ячеек 2 - 4. Выход Второй схемы совпадения 15 со(.дццец со Входом схемы 6. 1",тьОдпп и:3 1 хо.1 ОБ сООцрдтс;1 ь 1(схемы 14 фуцкццоцалшОго узла 9 1-0 пере- СЕП 10 Й и 1 СИКП ЦОС 1",Ч 1 ЦГ П ЭиТЬС ЗЯПИСЦ сднцпцы,,слц Б 1-0 Й псресСтноц 5 чейкс устыцовцлось состояпис О, то соотвстстВуст ПРЯ 3 ЛЫ 101 УСТДПОБ 1 Е ЗТОЙ 5 ЧСЙКИ, ТОГД 2 ВТО- р 2 я схсд сОВпядепия 15 не Выдает импуль сд П 2 схсэ ). При устанОВке 1-ОЙ пе 1)ссчстцой ялчсйкц в состояние 1 вторая схема сов падеця 15 выдает импульс ца схему 6, кот 01 эяя форъруст сиПал Ош 10 ки и 1)иксир- ет место неисправности. 1.12 выходе 7 устройства появляется сигнал ошиоки в устыцов(е Б .-Ой псресчетцой ячейке,15 ДГЯ Оцт 1 эол 5 Ошибок, От 01 эыс П 05 ВЛ 5 потс 5при псреполцспии в случае устацовки в псресчетцых ячейках 2 - 1 состояпия 1, выход цепи переполнения и-Ой псресетнОЙ ячейки 4 соединен через схему задержки 16 с одним из 20 Входов собирательных схем всех фуцкциоцальных узлов 8 - 10.Схемь зядерэк(и 11, 16 зядсрживяотцульсы записи единиц и переполценля соот ветствеппо,:1 время задержки и)япульсов определяегся временем установки устойчивого состояния разрядцых пересчетых ячеек.30Предмет зобретеццяДвоичц.Й счетчик цмпульсов с коцтролсмОшиоок, содерэкящий ргз 1 э 5 Дные пе 1 эесчетпые я ейки, отлижои 1 ийся тем, что, с целНо 55 уменьшец:я времени ко:троля и локализацииместа неисправности, оп содержит схему сбора импульсов записи единиц и переполцспия, схему задержки и фуцкццоцальцые узлы поразрядного контроля пересчстных ячеек, 40 лричем выходы цепей записи едплцы в пс 1)есчеГпые 51 ейки соедицец 1 со схсмо сооря сц;налсв здциси единиц ц переполнения и со входами фуп(цональцых узлов поразрядноо контроля, к другому входу схемы сбора 45 сигналов записи единиц и перецолнешяподкл;очсц выход цепи переполнения счетчи(а, Выход схемы сбора сигцалов загпси единиц связац со схемой формирования сцгцдла ошибки и локализации места неисправнос.50 ти, другие Входы функциональных узлов поразрядного дштроля соединены с выходами прямоо и обратного кода пересчетных ячеек, а выходы этих узлов связаны со входами схемы формирования сигнала ошибки и лока ливадии места неисправности.315294 Составитсл зубович скред 3. Н. Тараненко Корректор А. П. Васильев Левято Редактор Типография, пр, Сапунова, 2 Заказ 3092/10 Изд. Ъв 1277 Тираж 473 ПодписноеЦНИИПИ Комитета по делам изобретении и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д. 4(5
СмотретьЗаявка
1421828
В. Н. Елизаров, Л. Шапиро
МПК / Метки
МПК: H03K 21/40
Метки: двоичный, импульсов, контролем, ошибок, счетчик
Опубликовано: 01.01.1971
Код ссылки
<a href="https://patents.su/3-315294-dvoichnyjj-schetchik-impulsov-s-kontrolem-oshibok.html" target="_blank" rel="follow" title="База патентов СССР">Двоичный счетчик импульсов с контролем ошибок</a>
Предыдущий патент: Кольцевое пересчетное устройство на динисторах
Следующий патент: 315295
Случайный патент: Устройство автоматического определения момента начала замедления привода разматывателя полосы