Стохастический преобразователь

(58 4 С 06 Г 7/70 ОПИСАНИЕ ИЗОБРЕТЕНИ ДАРСТВЕННЫЙ КОМИТЕТ СССРЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМ,Ф СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР У 572824, кл. С 07 С 15/00, 1977.Авторское свидетельство СССР В 7)4766,кл. С 07 С 15/00, 1980. (54) СТОХАСТИЧЕСКИИ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к области вычислительной техники, Цель изобретения - повышение быстродействия, С этой целью в устройство введены два счетчика, два коммутатора, два регистра, которые соединены между собой и с остальными блоками схемысоответствующими функциональными связями. Изобретение целесообразно использовать в стохастических вычислительных машинах для моделированияи анализа ряда случайных процессов,а также в различных устройствахуправления при случайном выборе заограниченный интервал времени числаиз определенного множества в условиях динамического назначения запретов на использование отдельных чисел . Изобретение обеспечивает большее быстродействие, чем известные,и может использоваться в высоконадежных и быстродействующих системах.иИзобретение относится к вычислительной технике и может быть использовано в стохастических вычислительных машинах для моделирования рядаслучайных процессов,Цель изобретения - повышение быстродействия работы,На чертеже приведена функциональная схема стохатического преобразо 1 О вателя.,Стохастический преобразователь содержит первый регистр 1, выходы которого подключены к входам второго регистра 2, выходы которого соединеныс первой группой входов первого коммутатора 3. Выходы этого коммутатораподключены к информационным входамблока 4 памяти, а вторая группа входов коммутатора 3 подключена к выходам первого счетчика 5. Адресные входы блока 4 памяти подключены к выходам второго коммутатора 6, на управляющий вход котЬрого поступают сигналы с блока 7 управления, которыйуправляет также работой блоков 1-5,выходным регистром 8, вторым счетчиком 9 и генератором 10 случайных чисел. Первый вход блока 7 управлениясоединен с выходом схемка 11 сравнения, а второй вход блокаявляетсяуправляющим входом стохастическогопреобразователя (Вх.). Первый входсхемы 11 сравнения соединен с выходом блока 4 памяти, а второй входсхемы 11 является информационным входом преобразователя (Вх.2). 15 20 25 30 35 40 45 Блок 11 сравнения содержит ком-мутатор 12, запоминающее устройство 13 с информационным объемом Н однобитных слов, адресные входы которого подключены к выходам коммутатора 12. Первая группа входов коммутатора 12 ,соединена с выходами блока 4 памяти, информационным объемом М слов по И- бит в слове. Управляющий вход коммутатора 12 объединен с входом записи М блока 13 и вместе с второй группой входов коммутатора 12 и информационным входом 0 блока 13 является вторым входом (Вх.2) преобразователя,5055 Блок 7 управления содержит элементы И 14-16, генератор 17 тактовых импульсов, счетчик 18 тактов дешиф- ратор 19, элементы И 20-24, элементы ИЛИ-НЕ 25-27 и В 5-триггер 28.Стохастический преобразователь работает следующим образом. В режиме начальной установки потребитель подает ".1 " на первый вход преобразователя (Вх.1, цепь А). При этом счетчик 18 сбрасывается, элемент ИЛИ-НЕ 27 срабатывает и закрывает элементы И 22 и 23, поэтому на адресных входах коммутатора. 6 появляется комбинация "00", что соответ -ствует подключению к адресным входам А блока 4 памяти выходов счетчика 5.На адресном входе А коммутатора 3 также присутствует 1 , что определяет подключение выходов счетчика 5к информационным входам П блока 4. Тактовые импульсы с генератора 17поступают на тактовый вход счетчика5, осуществляющего последовательный счет. На вход записи Ч блока 4 памяти поступают от генератора 17 импульсы записи через открытый элементИ 5. Таким образом, в блок памяти 4последовательно записываются элементы используемого множества чисел. Занесение информации в схему 11 о размещенном подмножестве производится потребителем через Вх.2, Для этого потребитель подает на информационный вход П запоминающего устройства 13 1 , если число, которое подаетсяН 11на вторую группу входов коммутатора 12, является разрешенным, или "0" в противном случае. Синхронно с этими сигналами на адресный вход А коммутатора 12 и на вход записи И устройства 13 подается "1 ф, что вызывает подключение адресных входов запоминающего устройства 13 к Вх.2 и запись в него по этому адресу информации на входе Р. Последовательно осуществляя запись, потребитель заносит в устройство 13 информационныймассив из нулей и единиц, причем "1 "по какому-нибудь адресу означает,что число, соответствующее этому адресу, является разрешенным, а "О"что данное число не входит в подмножество разрешенных чисел,Режим начальной установки заканчивается, когда потребитель снимает "1" с цепи А Вх.1, при этом устройство переходит в режим перестановок. В этом режиме информационные входы блока 4 постоянно подключены через коммутатор 3 к выходам регистра 2 (так как на адресном входе А коммутатора 3 присутствует "0"). На выходе элемента ИЛИ-НЕ 27 присутствует "1", поэтому элемент И 16 открьц:для тактовых импульсов с генератора 17. Одна перестановка производится на 4 такта.В нулевом такте элемент И 22 открыт,так как на инверсном выходе 5 элемента ИЛИ-НЕ 25 присутствует "1", элемент И 23 закрыт и на адресном входе коммутатора 6 появляется комбинация "01", что определяет подключение к адресным входам блока 4 памя О ти выходов счетчика 9, Элемент И 15Взакрыт, поэтому блок 4 памяти находится в режиме чтения. В конце такта считанное по адресу из счетчика 9 число записывается в регистр 1 такто вым импульсом через открытый элемент И 1 б. Элемент И 14 также открыт, и прошедший через него импульс вызывает выборку очередного п -разрядного числа в генераторе 10 случайных 20 чисел. Нулевой такт заканчивается после того, как двоичный счетчик 18 импульсом, прошедшим через элемент И 16, переводится в состояние "01", что соответствует первому такту. 25В первом такте на первом выходе дешифратора 19 появляется "1", поэтому на прямом выходе элемента ИЛИ 25 присутствует "1", а на инверсном - цО". Через элементы И 22 и 23 эта ЗО комбинация передается на адресный вход коммутатора б, что вызывает подключение к адресным входам блока 4 памяти выходов генератора 1 О случайных чисел. Считанное по этому адресу число из блока 4 записывается в регистр 1, одновременно с этим информация из регистра 1 переписывается в регистр 2 (так как входы записи с регистров 1 и 2 объединены).40 Во втором такте "1" появляется на втором выходе дешифратора 19 и поступает на входы элементов ИЛИ-НЕ 25 и 26, поэтому к адресным входам блока 4 подключены выходы генератора 10. Информационные входы блока 4 подь ключены через коммутатор 3 к выходам регистра 2. Логическая единица с прямого выхода элемента ИЛИ-НЕ 26 поступает на вход элемента И 15, поэтому тактовый импульс с генератора 17 проходит на вход записи Н блока 4 памяти и происходит запись числа с регистра 2 по адресу с генератора 10 случайных чисел, В конце такта информация с регистра 1 переписывается в регистр 2, а счетчик 18 переводится тактовым импульсом в состояние "11", что соответствует третьему такту.В третьем такте на входах элемента ИЛИ-НЕ 27 присутствуют "0", поэтому элемент И 22 открыт, а элемент И 23 закрыт, значит к адреснымвходам блока 4 подключаются выходысчетчика 9. На третьем выходе дешифратора 19 присутствует "1", поэтому на прямом выходе элемента ИЛИНЕ 26 также "1", которая открывает элемент И 15 для прохождения импульса записи на блок 4 памяти. Число из регистра 2 записывается в блок 4 по адресу из счетчика 9. В конце такта этот счетчик импульсом с генератора 17 через открытый элемент И 20 переводится в следующее состояние, на выходах счетчика 18 появляется комбинация "00" и начинается нулевой такт очередного цикла перестановок.В результате одной перестановкименяются адреса двух записанных вблоке 4 чисел, а после несколькихперестановок в блоке 4 оказываетсязаписанным в случайном порядке множество из Б используемых чисел .,Режим перестановок продолжаетсядо тех пор, пока на управляющии вход (Вх,1,цепь Б) не поступит положительный импульс, Этот импульс переводит триггер 28 в единичное состояние, Если стохастический преобразователь находится в режиме перестановок на втором или третем такте, то логический элемент И 24 закрыт нулевымлогическим уровнем с инверсного выхода элемента ИЛИ в26. Режим перестановок не прерывается до тех пор, пока не наступит нулевой или первый такт. При этом на инверсном выходе элемента ИЛИ-НЕ 26 появляется "1, которая открывает элемент И 24, иустройство переходит в режим выбора-числа, принадлежащего разрешенномуподмножеству.В этом режиме на выходе элемента ИЛИ в26 появляется "0", который запирает элементы И 16, 22 и 23, поэтому импульсы с генератора 17 не проходят на регистры 1 и 2, счетчик 18 и генератор 10 случайных чисел, а адресные входы блока 4 памяти подключаются к счетчику 5,Считанное по адресу из этого счетчика число поступает через первый вход коммутатора 12 на адресный вход запоминающего устройства 13,которое также находит 1241239ся в режиме считывания. Если число, поступившее на адресные входы устройства 13, не принадлежит к подмножеству разрешенных, то на его выходе присутствует О, который поддерживает элемент И 21 в выключенном состоянии. Тактовый импульс с генератора 17 поступает на вход счетчика 5, что вызывает появление на его выхо дах следующего числа. Это число через коммутатор 6 поступает на адресный вход блока 4 памяти, а считанное по этому адресу число через коммутатор 12 поступает на адресный вход за поминающего устройства 13. Описанный процесс циклически повторяется, пока на адресные входы устройства 13 не поступит число, принадлежащее к разрешенному подмножеству всего мно жества используемых чисел, что вызовет появление "1" на выходе устрой - ства 13, Элемент И 21 открывается и через него проходит тактовый импульс с генератора 17, Этот импульс посту пает на вход записи С выходного регистра 8 и в него записывается число с блока 4, принадлежащее к разрешенному множеству. Выход элемента И 21 соединен также с входом К триггера З 0 28, поэтому этот триггер сбрасывается на его выходе появляется "О 1, который .закрывает элемент И 24, и стохастический преобразователь пе - реключается в режим перестановок; который продолжается до прихода следующего запроса. Формула изобретения40Стохастический преобразователь, содержащий выходной регистр выход которого является выходом преобразователя, блок памяти, выход которого подключен к первому входу схемь сравнения, второй вход которого является информационным входом преобразователя, а выход схемы сравнения соединен с управляющим входом блока управления, первый, второй и третий выхо - 50 ды которого соединены соответственно с входом запуска генератора случайных чисел, управления записью выходного регистра и блока памяти, о т л и ч а ю щ и й с я тем, что, 55 с целью повышения быстродействия, он содержит первый и второй регистры, первый и второй счетчики, первый и второй коммутаторы, причем выходы первого и второго коммутаторов соединены соответственно с информационным и адресным входами блока памяти, выход которого подключен к информа - ционным входам выходного и первого регистров, выхоц первого регистра соединен с информационным входом второго регистра, выход которого подключен к первому. информационному входу первого коммутатора, втсрой информационный вход которого объединен с первым информаоныи входом второго коммутатора и подключен к выходу, первого счетчика, выход второго счетчика соединен с вторым информационным входом второго коммутатора, третий информационный вход которого поцключен к выходу генератора случайных чисел, при этом блок управления содержит генератор тактовых импуль - сов, счетчик тактов, дешифратор, ВБ-триггер, с первого по восьмой элементы И, первый, второй и третий элементы ИЛИ-НЕ, вход начальной установки преобразователя соединен с входом сброса счетчика тактов первыми входами первого и второго элементов ИЛИ-НЕ и управляющим входом первого коммутатора, выход генерато - ра тактовых импульсов соединен с первыми входами первого, второго, третьего и четвертого . элементов И и счетным входом первого счетчика, выход второго элемента И подключен к входам управл.ения записью первого и второго регистров, первому входу пятого элемента И и счетному входу счетчика тактов, первый и второй выходы которого соединены с первым и вторым входами дешифратора соответственно, первый, второй, третий и четвертый выходы которого подключены соответственно к второму входу пятого элемента И, к первому входу третьего элемента ИЛИ-НЕ, к втор входам первого и третьего элементов ИЛИ в , к третьему входу первого элемента ИЛИ-НЕ и второму входу первого элемента И, выход которого подключен к входу второго счетчика, второй вход четвертого элемента И является управляющим. входом блока управления, а выход четвертого элемента И подключен к входу установки в "О" КБ-триггера и является вторым выходом блокауправления, выходы пятого и третьего141239 Составитель Э.СечинаРе акто Л.Пчд р . челинская Техред О.Гортвай Корректор О.Луго Тираж 671о комитета СССй и открытийРаушская наб.,аказ 3490/44 ВНИИПИ Государственног по делам изобретени 113035, Москва, Ж, дпис д. 4 оизводственно-полиграфическое предприятие,г.ужгород, ул, Проектная элементов И являются соответственно первым и третьим выходами блока управления, прямой и инверсные выходы первого элемента ИЛИ-НЕ соединены со 5 ответственно с вторым входом третьего и первым входом шестого элементов И, инверсный выход второго элемента ИЛИ-НЕ соединен с вторым входом второго и первыми входами седьмого и 10 восьмого элементов И, вторые входы седьмого и восьмого элементов И подключены соответственно к инверсному и прямому выходам третьего элементаИЛИ-НЕ, выходы седьмого и восьмогоэлементов И подключены к первому ивторому управляющим входам второгокоммутатора, вход установки в 1"Ю-триггера является входом начальной установки прейбразователя, авыход КБ-триггера соединен с вторымвходом шестого элемента И, выход которого подключен к второму входу второго элемента ИЛИ-НЕ и третьему входу четвертого элемента И.