Генератор случайного напряжения

(19) И 41 06 Р 7/ 51) фСЕСОчййв т. 13ВМВЛфф Щ 1,ОПИСАНИЕ ИЗОБРЕТЕН ЬСТВУ АВТОРСКОМУ СВИ 4 юл. У 24ев, Л.В.Крю,И.Корявов8.8)свидетел06 Р 7/58 ф о СССР972.ССР972.331-78 ьст идетельство 06 Р 7/58, 3205454, кл США97 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(54) ГЕНЕРАТОР СЛУЧАЙНОГО НАПРЯЖЕНИЯ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано при статистических исследованиях. Цельюизобретения является повышение быстродействия и расширение функциональных возможностей генератора засчет получения ступенчатого распределения. Генератор содержит две группы источников опорного напряжения,три ключа, суммирующий усилитель,генератор тактовых импульсов, распределитель импульсов, элемент НЕ,формирователь импульса,аналоговыиблок памяти, три триггера, семьэлементов И, три элемента ИЛИ, интегратор,четыре компаратора, две схемы сравнения. Изобретение позволяетза счет небольшого дополнительногооборудования существенно повыситьбыстродействие формирования случайных напряжений при обеспечении высокой точности основных характеристик заданного закона распределениядиапазона формируемых напряжений,равномерной плотности вероятностейв заданном диапазоне, а также позво; ляет с большои точность реализоватьступенчатый закон распределенияплотности вероятностей формируемыхнапряжений. Это позволит на более высоком метрологическом уровне проводить статистические испытания различных устройств автоматики, а следо -вательно, повысить качество выпускаемой продукции. 3 ил, 124 12382Изобретение относится к автоматике и вычислительной технике и может быть использовано при статистических испытаниях измерителыплх преобразователей, в измерительной технике, при статистическом моделировании и т.п.Цель изобретения - повышение быстродействия и расширение фуцкцио" нальных возможностей генератора за счет получения ступенчатого распре- О деления.На фиг,1 приведена функциональная схема генератора; на фиг,2 и 3 - диаграммы, поясняющие работу генератора, .5Генератор содержит интегратор 1, суммирующий усилитель 2, ключи 3 и 4, компараторы 5 и б, выходы 7 и 8 группы источников 9 опорного напряжения, аналоговый блок 10 памяти, группу 11 источников опорного напряжения, триггер 12, генератор 13 тактовых импульсов, распределитель 14 импульсов с первым выходом 15, элемент НЕ 1 б, элементы И 17 и 18, второй выход 19 распределителя 14 импульсов, триггеры 20-22, элементы И 23-27, компараторы 28 и 29, выходы 30 и 31 группы источников 9 опорного напряжения, третий выход 32 распределителя 14 импульсов, "О элементы ИЛИ 33 и 34, четвертый выход 35 распределителя 4 импульсов, формирователь Зб импульса, схемы 37 и 38 сравнения, выходы 39 и 40 группы источников 9 опорного напряжения, элемент ИЛИ 41, ключ 42 и выход 43 генератора.Устройство работает следующим образом.В исходном состоянии триггеры 20- 22 находятся, в состоянии "0", На второй суммирующий вход усилителя 2 с первого выхода группы источников 11 опорного напряжения задается начальный ток, который суммируется с то- ф 5 ком, пропорциональным выходному напряжению генератора (на выходнойклемме 43), Напряжение на неинвертированном выходе усилителя 2 пропорционально алгебраической сумме ука - 5 О занных токов, а на инвертированном выходе усилителя 2 имеет место напряжение, равное по абсолютной величине, но противоположное по знаку.Ключи 3 и 4, управляемые тригге ром 12 через элементы И 17 и 18,осуществляют поочередное подключение к входу интеграторанапряжений с взаимно инвертированных выходов усилителя 2; ца выходе интегратора 1 получается треугольцое цапряжение.Импульсы с выхода гецератора 13 поступают на вход распределителя 14 импульсов, Каждый импульс с первого выхода 15 распределителя 14 импульсов (фиг.2 в) поступает через элемент НЕ 16 на вторые входы элементов И 17 и 18, в результате чего оба ключа 3 и 4, управляемые выходными напряжениями указанных элементов И, перехо - дят в запертое состояние. При этом интегратор 1 переходит в режим запоминания (выходное напряжение интегратора представлено на фиг,2 и) . В это ,время вырабатывается также импульс (фиг.2 г) на втором входе 19 распредели - теля 14, поступающий на импульсный вход аналогового блока 10 памяти, при этом выходное напряжениеичтегратора 1 фиксируется и передается ца выход 43,Этовыходное напряжение очередного такта, поступая ца первый суммирующий вход усилителя 2, определяет скорость возрастания треугольного напряжения на выходе интегратора в следующем такте. Импульс с третьего выхода 32 распределителя 14 (фиг.2 а) переводит триггер 20 в единичное .со - стояние, в результате чего открывается по вторым входам четвертый 24 и пятый 25 элементы И. Треугольное напряжение на выходе интегратора 1, достигая опорных напряжений, подаваемых на первые входы компараторов 28 и 29 с третьего 30 и четвертого 31 выхоцов группы источников 9 опорного напряжения, вызывает поочередное срабатывание третьего 28 и четвертого 29 компараторов, импульсы с выходов последних проходят через четвертый 24 и пятый 25 элементы И, а . также через первый 33 и второй 34 элементы ИЛИ на единичный или нулевойвход триггера 12, осуществляющего поочередное включение первого 3 и второго 4 ключей, в результате чегго на выходе интегратора формируетсятреугольное напряжение (фиг,2 д,и)В течение первого эталонного ицтервала времени, равного интервалу между передними Фронтами импульсов с третьего 32 (фиг,2 а) и четвертого 35 (фиг.26) выходов распределителя 14 импульсов, пилообразпос напряжение ца выходе ипгегратора имеет гранцительно малый диапаэоп изменения и, После достижения напряжением на З 5 выходе интегратора 1 порога срабатывания компаратора 28 на выходе последнего вырабатывается импульс, .который поступает на второй вход элемента И 27, на первый вход которого 40 подается единичный сигнал с выхода триггера 21, поэтому укаэанный импульс проходит на единичный вход триггера 22, переводя его в единичное состояние. Единичное. напряжение с выхода триггера 22 (фиг,2 з) включает формирователь 36 импульса, в результате чего напряжение на выходе интегратора быстро возрастает (фиг,2 и, участок 47) до тех.пор, пока не сработает первый компаратор 5, Импульс с выхода первого компаратора 5 поступает нанулевой вход триггера 21, который переходит в нулевое состояние, вызывая запирание по первому 55 входу седьмого элемента И 27 и возвращая коэффициент усиления усилителя 2 к первоначальному значению. Им 3высокую частоту повторения (фиг. 2 и, участок 44). В течение второго эталонного интервала времени между передним фронтом импульса с четвертого выхода 35 и началом импульса с первого выхода 15 (фиг2 в) интегратор 1 работает в более широком диапазоне напряжений (фиг,2 и, участок 45). При этом соблюдается условие равенства начальной фазы треугольного напряжения второго интервала конечной фазе первого эталонного интервала.Обеспечение указанного совпадения фаз осуществляется следующим образом, 15Импульс с четвертого выхода 35 распределителя 14 импульсов поступает на нулевой вход триггера 20 и на единичный вход триггера 2. Триггер 20 переходит в нулевое состояние 20 (фиг,2 е); открывая по вторым входам элементы И 23 и 26 и закрывая эле вменты И 24 и 25, Триггер 21 переходит в единичное состояние (фиг.2 ж), сигнал с триггера, поступая на пер вый управляющий вход переключения. коэффициента усиления усилителя 2, уменьшает его коэффициент усиления в число раз равное отношению амплитуд треугольных напряжений в течение вто рого и первого эталонных интервалов времени, соответственно уменьшается крутизна треугольного напряжения (фиг.2 и, участок 46)1238пульс с выхода первого компараторатакже обнуляет триггер 22, прекращаядействие формирователя 36. Далееидет процесс формирования треугольного напряжения на выходе интегратора с полной амплитудой при поочередном срабатывании первого 5 и второго6 компараторов, причем сигналы наединичный вход триггера 12 проходятчерез третий элемент И 23 и первыйэлемент ИЛИ 33, а на нулевой - черезшестой элемент И 26 и второй элементИЛИ 34, Далее по сигналу с первоговыхода 15 распределителя 14 импульсов интегратор 1 переходит в режимзапоминания (фиг.2 и, участок 47) ипроцесс повторяется.Таким образом формирование выходного напряжения в каждом тактепроходит в два этапа,В течение первого эталонного интервала времени происходит формирование треугольного напряжения при относительно малой амплитуде; и сравнительно высокой частоте. Работа навысокой частоте позволяет уменьшитьэталонный интервал времени при заданном количестве циклов. Однако прималой амплитуде сигнала возрастаетвлияние помех, например шумов усилителя наведенных ЭДС. В течение второго интервала времени на выходе интегратора формируется треугольноенапряжение сравнительно большой амплитуды, поэтому окончательно сформированное в данном такте напряжениеимеет существенно меньшую относительную величину составляющей от помех. Количество циклов во втором эталонном интервале может быть небольшим, так как начальная фаза треугольногонапряжения этого интервала равна конечной фазе тругольного напряжения первого интервала, котораясформирована при большом количествециклов и обеспечивает необходимуюравномерность закона распределениявыходных напряжений. Составляющаяот помех, имеющаяся в выходном напряжении в момент окончания первогоэталонного интервала, во втором интервале трансформируется в флюктуации по фазе и не влияет на характеристики закона распределения понапряжению в конце каждого такта,Таким образом, предложенное техническое решение обеспечивает существенное увеличение быстродейст 1241238вия с сохранением точностных характеристик заданного закона распределения случайных выходных напряжений.При формировании в течение первогоэталонного интервала времени треугольного напряжения малой амплитуды введенные дополнительные элементы не влияют на работу устройства. В течение второго интервала времени, ког- О да формируется треугольное напряжение большой амплитуды, при достижении напряжением на выходе интегратора 1 порогов срабатывания схем 37 и 38 сравнения, определяемых величиной 15 напряжений на пятом 39 и шестом 40 выходах группы источников 9 опорного напряжения, сигналы поступают через элемент ИЛИ 41 на второй вход переключения коэффициента усиления 2 Р усилителя 2 и на управляющий вход третьего ключа 42. В результате изменяется коэффициент усиления усилителя и соответственно увеличивается входной ток смещения усилителя 2, что 25 приводит к увеличению крутизны треугольного напряжения в крайних диапазонах (между уровнем срабатывания схем сравнения 37 и компараторов 5 и между уровнями срабатывания схем ЗО сравнения 38 и компараторов 6Фиг.3 а), Если коэффициент передачи выходного напряжения и напряжения смещения во входную цепь интегратора на среднем участке в 6 раз меньше,5 чем на крайних участках диапазона выходных напряжений, то плотность вероятностей на крайних участках в раз меньше, чем на срецнем участке (Фиг.36), Таким образом, достигается получение ступенчатого закона распределения выходных напряжений. Формула изобретенияГенератор случайного напряжения,45 содержащий генератор тактовых импульсов, выход которого соединен с входом распределителя импульсов, первый выход которого через элемент НЕ соединен с первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к единичному и нулевому выходам первого триггера, второй выход распределителя импульсов соединен с входом "За 11лись аналогового блока памяти, выход которого является выходом генератора случайного напряжения и соединен с первым суммирующим входом суммирующего усилителя, второй суммирующий вход ксторого подключен к первому выходу первого источника опорного напряжения, инверсный и прямой выходы суммирующего усилителя соединены с информационными входами соответственно первого и второго ключей, угравляющие входы которых подключены к выходам соответственно первого и второго элементов И выходы первого и второго ключей псдключеиы к информационному входу интегратора, выход которого соединен с информационным входом аналогового блока памяти и с информационными входами первого и второго компараторов, входы задания уровня которых подключены соответственно к первому и второму выходам второго источника опорного напряжения, отличающийся тем, что, с целью расширения функциональных возможностей генератора путем получения ступенчатого распределения, он содержит три триггера, два компаратора, три элемента ИЛИ, фор 1 ирователь импульса, пять элементов И, две схемы сравнения и третий ключ, информационный вход которого подклю - чен к второму выходу первого источника опорного напряжения, а выход третьего ключа соединен с третьим суммирующим входом суммирующего усилителя, третий и четвертый выходыраспределителя импульсов соединены соответственно с единичным и нулевым входами второго триггера, выход первого компаратора соединен с пер- вым входом третьего элемента И, нулевым вхоцом третьего триггера и нулевым входом четвертого триггера, единичный выход которого через формирователь импульса соединен с входом "Сброс" интегратора, выход которого соединен с первыми входами первой и второй схем сравнения и информационными входами третьего и четвертого компараторов, входы задания уровня которых подключены соответственно к третьему и четвертому выходам второго источника опорного напряжения, пятый и шестой выходы которого соединены соответственно с вторыми входами первой и второй схем сравнения, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с управляющим входомтретьего ключа и входом задания первого коэффициента усиления суммирующего усилителя, вход задания второгокоэффициента усиления которого подключен к единичному выходу третьеготриггера, единичный вход которогоподключен к четвертому выходу распределителя импульсов, выходы третьегои четвертого компараторов соединены 10соответственно с первыми входами четвертого и пятого элементов И, выходыкоторых соединены с первыми входамисоответственно второго и третьегоэлементов ИЛИ, выходы которых соедииены соответственно с единичным и нулевым входами первого триггера, выход второго компаратора соединен с первым входом шестого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выходтретьего элемента И соединен с вторым входом второго элемента ИЛИ, выход третьего компаратора соединен спервым входом седьмого "лемента И,второй вход которого подключен кединичному выходу третьего триггера,а выход седьмого элемента И соединен с единичным входом четвертоготриггера, единичный выход второготриггера соединен с вторыми входамичетвертого и пятого элементов И, нулевой выход второго триггера соединен с вторыми входами третьего и шестого элементов И.Пчелинска ектор О,Луговая Реда раж 6ного Заказ 3490/44 Т ВНИИПИ Государстве по делам изобрет 113035, Москва, Ж дписное ета СССР и и открыт кая на оизводственно-полиграфическое предприятие,г.ужгород,ул.Проектная