Устройство для приема и обработки избыточных сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 19) О 8 С 19/28 АНИЕ ИЗОБРЕТЕНИ 24 - 24 ОИСТВО,ДЛЯ ПРИЕМАТОЧНЫХ СИГНАЛОВретение предназна 19Бородин,невиков ено дляредачи ин ия в системах пе)ля приемаи деко оставных избыточи ван иг сверхы,Изобре- мехоустой- формиро- вероятьзующих длинные и мехоустойчивые ко льство СССР 19(28, 1983, ство СССР 19/28, 1983. УДАРСТВЕННЫИ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСНОМЪ( СВИДЕТЕЛЬСТ(54) УСТР БОТКИ ИЗБЬ (57) Изоб использов юрмациицелом с лов, испо длинные п тение позволяет повыситьчивость устройства за счевания совокупности наибол1233201 них векторов ошибок в случае, когдаоценка вектора ошибки соответствуеткратности максимально исправляемойошибки. Устройство содержит демодулятор 1, блок 2 памяти, пороговый элемент 3, декодер 4, исправляющий ошибки, блок 5 регистров, Формирователь6 управляюших сигналов регистр 7,блок 8 регистров, выполненный нарегистрах 9, сумматор 10 по модулюдва, декодеры 11, 12, обнаруживающиеошибки, элемент ИЛИ 13, анализатор Изобретение относится к электросвязи и может быть использовано в системах передачи информации для приема и обработки в целом составных сигналов с избыточностью, формируемых 1 на основе длинных и сверхдлинных помехоустойчивых кодов.Цель изобретения - повышение помехоустойчивости устройства.На чертеже представлена структурЙая электрическая схема устройства для приема и обработки избыточных сигналов. При обнаружении ошибок в комбинацли А она. подается через второй элемент ИЛИ 19 на вход регистра 7, где ЗО запоминается, и на первый вход декодера 4, в котором отождествляетсяс ближайшей разрешенной кодовой камрбинацией А . После записи в регистрвсех Н двоичных сигналов, соответствующих символам комбинации А, в декодере 4 Формируются двоичные кодовыекомбинации, соответствующие наиболее,вероятным векторам ошибки, которые разом. Устройство содержит аналоговый де"модулятор 1, блок 2 памяти, порога" вый элемент 3, второй, декодер 4, исправпяюший ошибки, блок 5 регистров, Формирователь б управляющих сигналов,. регистр 7, блок 8 регистров, выполненный на регистрах 9, сумматор 10 по модулю два, первый и третий декоцеры 11 и 12, обнаруживающие ошибки, первый элемент ИЛИ 13, анализатор 14, выполненный на блоке 15 элементов И регистре 16, сумматоре 17 и пороговом элементе 18, второй элемент ИЛИ 19, ключ 20, триггер 21, элемент И 22, первый Формирователь 23 импульсов, выполненный на счетчике 24, дешифраторе 25 и регистре 26, генератор 27 тактовых импульсов второй Формирователь 28 импульсов, выполненный на генераторе 29 тактовых импульсов, триггере 30 и счетчике 31, и элемент 32 задержки.Устройство работает следующим об 14, выполненный на блоке 15 элементов И, регистре 16, сумматоре 17 ипороговом элементе 18, элемент ИЛИ 19,ключ 20, триггер 21, элемент И 22,Формирователь 23 импульсов, выполненный на счетчике 24, дешифраторе 25и регистре 26, генератор 27 тактовыхимпульса:в, Формирователь 28 импульсов, выполненный на генераторе 29 тактовых импульсов, триггере 30 и счетчике 31, и элемент 32 задержки. 2 з.п.Ф-лы, 1 ил. Составной сигнал с избыточностью из канала связи поступает в аналого:вый демодулятор 1, в котором преобразуется в выходную совокупность раз ностных элементарных сигналов Х=(х,х1хН) где Н - количество элементарных сигналов в состаьном избыточном сигнале или количество двоичных сигналов в кодовых комбинациях. Аналоговая комбинация Х запоминается в блоке 2 памяти. Далее элементарные аналоговые сигналы х поступают на входпорогового элемента 3, который преобразует их в двоичные символы а.(1=1 15 =1,Н) . Эти двоичные символы а образуют двоичную кодовую комбинациюА=(а, а . а), которая поступаетна декодер 11. Если в декодере 11 необнаружено ошибки, т.е. комбинация 20 А является разрешенной кодовой комбинацлей, то она через элемент ИЛИ 13выдается на выход устройства, послечего все блоки приводятся в исходноесостояние, и устройство готово к обработке следующего входного сигнала.1233201 5единичный сигнал появляется на выходе дешифратора, соединенном нетолько с соответствующим входом регистра 26, но и генератором 27, итриггером 21.5Данный единичный сигнал останавливает генератор 27 и изменяет состояние триггера 21, вследствие чего закрывается ключ 20. После .этогона выходевторого формирователя 28 импульсов появляются импульсы считы,вания из регистров 7 (уже без регенерации), 26 и 9. При этом выходныедвоичные сигналы сумматора 10 по модулю два записываются в первый регистр 9 блока 8 регистров. По окончании импульсов считывания в первомрегистре 9 будет записана двоичнаянкодовая комбинация А , отличающаяся от первоначальной .комбинации регистра 7 (в данное время она считанаиз регистра 7) в последнем разряде,.а в последнем регистре (9 ) - комриюНнация А , отличающаяся от первоначальной комбинации регистра 7 в 25первом разряде,Далее из блока 8 регистров комбинации .считывают:. и обрабатывают.Алгоритм этой обработки рассмотрим1на примере обработки комбинации А , ЗОДвоичная кодовая комбинация А свыхода блока 8 регистров подается вдекодер 12, обнаруживающий ошибки,В декодере 12 комбинация А анализируется на наличие ошибок, Еслиих нет, то данная комбинация черезэлемент ИЛИ 13 выдается на выходустройства, после чего все блокиприводятся в исходное состояние иначинается цикл обработки следующего ,щсоставного сигнала. Далее из блока 2 памяти в Формирователь 6 управляющих сигналов поступает "точная" оценка Х составного сигнала с избыточностью, а из блока 5 считываются двоичные разрешенные кодовые комбинации. В формирователе 6 определяется какая из всех разрешенных кодовых комбинаций в наибольшей степени соответствует сигналу точной оценки Х (в наибольшей степени коррелирована с Х), Зта комбинация по управляющему сигналу из Формирователя 6 в блок 5 считывается из последнего на выход устройства через элемент ИЛИ 13. После этого все блоки устройства приводятся в исходное состояние и устройство готово к обработке следующего составного сигнала с избыточностью.Техническое преимущество предлагаемого устройства заключается в формировании не одного, а совокупности наиболее вероятных векторов ошибок в случае, когда оценка вектора ошибки соответствует кратности максимально исправляемой ошибки,Положительный эффект заключается в повышении помехоустойчивости приема избыточных сигналов.Ориентировочный выигрьпп по помехоустойчивости приема составных сигналов с избыточностью может быть определен следующим образом.Вероятность правильного приема составного сигнала с избыточностью с помощью известного устройства может быть определена в виде:Р = Е С Р(1-Р) + К;СР (1-Р)=О/Если ошибки в А имеются, то эта комбинация подается в декоцер 4, исправляющий ошибки. В декодере 4 ком 45 бинация А. отождествляется с ближайшей разрешенной двоичной кодовой комбинацией А . Зта разрешенная комебинация записывается в блок 5 регистров. При этом анализатор 14 не воспринимает разрешенную комбинацию .ААналогичным образом обрабатываются остальные комбинации, считываемые из блока 8 регистров, в результате чего в блоке 5 регистров будет записано еще Нразрешенных комбинаций, так что их общее количество в данном блоке равно Н плюс одна. где К - коэффициент, учитывающийвлияние сбоев (например, вдекодере 4, исправляющемошибки) при весе вектораошибок, равном Т,Вероятность правильного приема составного сигнала с избыточностью спомощью предлагаемого устройства может быть определена как:Т,Т т и-тР Е С Р (1 Р) +К Н С Р (1 Р)(2)Из сравнения выражений (1) и (2)следует, чтоР РФт,е, предлагаемое изобретение обладает более высокой помехоустойчивостьюпо сравнению с известным.ЗО 35 обусловливают отличие областей отождествления посимвольного и приемав целом. Комбинация А записываетсяв блок 5 регистров и в регистр 16анализатора 14. В анализаторе 14 вычисляется хэммингово расстояниемежду комбинациями А и А . Если эторасстояние меньше кратности Т исправляемой кодом ошибки, то А выдаетсяиз анализатора 14 через элемент ИЛИ13 на выход устройства формированиедвоичных кодовых комбинаций прекращается, все блоки приводятся в исходное состояние и устройство готовок обработке следующего вхоцного сигна.па.В противном случае (А не является удаленной от А па расстояние меньшее, чем Т) осуществляется Формирование двоичных кодовых комбинаций, которое заключается в следующем,После того, как все ячейки памяти регистра 7 заполнятся соответствующими двоичными сигналами 1 символами), на выходе элемента И 22 Формируется управляющий сигнал который запускает генератор 27 тактовых импульсов. На выходе генератора 27 формируются тактовые импульсы в соответствующие моменты времени Пусть на выходе генератора 27 сформировался первый тактовый импульс,Этот импульс подается на первый вход Формирователя 23 импульсов и через элемент 32 задержки - на вход второго формирователя 28 импульсов,Б формирователе 23 импульсов первый импульс подается на вход счетчика 24 и изменяет его состояние, Новое состояние счетчика 24 в виде соответствующего параллельного двоичного кода поступает на входы дешифратора 25, который преобразуетпараллельный двоичный код состояниясчетчика 24 в выходной параллельныйпозиционный двоичпый код. Таким образом, дешифратор 25 преобразуетдвоичный код номера выходного импульса генератора 27 в двоичный выходной сигнал, который формируетсяна выходе дешифратора 25 (этот двоичный сигнал является единичным) с тем же номером, что и номер выходного импульса генеоатора 27. Следовательно, в рассматриваемом случаена первом выходе дешифратора 25 Формируется двоичный сигнал "1", Приэтом можно указать, что на выходе 5 1 О 15 20 25 дешифратора 25 формируется параллельная Н-значная двоичная кодовая комбинация с единичным весом. Эта двоич-. ная кодовая комбинация записывается в регистр 26.С выхода элемента 32 задержки первый вь.ходной импульс генератора 27 подается на вход триггера 30 второго Формирователя 28 импульсов.триггер 30 изменяет свое состояние: на его выходе появляется сигнал. запуска9 кьщий генератор 29 тактовьх импульсов, Выходные импульсы генератора 29 подаются на выход формирователя 28 и на вход счетчика 31 (импульс переполнения на выходе счетчика 31 появляется при поступлении "а его вход Н-го импульса). После того, как генератор 29 сформирует Н штук тактовых импульсов, на выходе счетчика 31 появится импульс переполнения, возвращающий триггер 30 в исходное состояние, При этом генератор 29 прекращает формирование импульсов. Выходные тактовые импульсы второго формирователя 28 подаются нающие входы регистров 7,26 и 9 всего ,регистров 9 - Н штук) . Прх этом выход ные сигналы регистра 7 через открытый в исходном состоянии ключ 20 и элемент ИЛИ 19 переписываются в этот же регистр 7 и подаются также на первый вход сумматора 10 по модулю два, Па :второй вход сумматора 10 последовательно подаются выходные сигналы регистра 26, Выходные сигналы сумматора 10 записываются в первый регистр 9 блока 8 регистров, Очевидна что с помощью сумматора 10 пс модулю два осуществляется инвертирование двоич. ного сигнала регистра 7. порядковый номер котооого совпадает с порядковым номером единичного сигнала врегистре 26. Далее генератор 27 формирует по-. следующие тактовые импульсы и в регистры 9, последовательно продвигаясь, записываются соответствующие двоичные комбинации. Пусть на выходе генератора 27 сформирован последний Н-Й импульс.Этот импульс переводит счетчик 24 в состояние "Б", двоичный код ко торого с помощью дешифратора 25 преобразуется в позиционный код единич. ного веса, который в виде двоичный кодовой комбинации единичного веса за писывается в регистр 26. При этом1233201 ВНИИПИ Заказ 2775/53 Тираж 515 Подписное Произв.-полигр. ир-тие, г, Ужгород, ул. Проектная, 4 7Преимущество изобретения тем существеннее, чем мощнее помехоустойчивый код (т.е. больше значения Н и Т) и вьппе качество канала связи. Формула изобретения 1. Устройство для приема и обработки избыточных сигналов, содержащее демодулятор, вход которого является входом устройства, выход демодулятора соединен через блок памяти с первым входом формирователя управляющих сигналов и входом порогового элемента, выход порогового элемента15 соединен с входом первого декодера, первый выход которого соединен с первым входом первого элемента ИЛИ, второй выход соединен с первым входом второго декодера, выход второго декодера соединен с первыми входами анализатора и первого блока регистров, первый выход и второй вход первого блока регистров соединены, соответственно с вторым входом и выходом формирователя управляющих сигналов, второй вход первого блока регистров и выход анализатора соединен соотьетственно с вторым и третьим входами30 первого элемента ИЛИ, четвертый вход которого соединен с первым выходом третьего декодера, выход первого элемента ИЛИ является выходом устройства, регистр, первые выходы которого соединены с соответствующими вторьд 5 ми входами анализатора, второй выход регистра соединен с первым входом сумматора, второй вход сумматора соединен с первым выходом первого формирователя импульсов, о т л и ч аю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены второй блок .регистров, второй формирователь импульсов, триггер, ключ, элемент И,второй элемент 45 ИЛИ, элемент задержки и генератор тактовых импульсов, входы элемента И подключены к соответствующим первым входам регистра, выход элемента И соединен с первым входом генера трра тактовых импульсов, выход которого соединен непосредственно с пер вым входом первого формирователя импульсов и через элемент задержки - спервым входом второго формирователяимпульсов, выход первого формирователя импульсов соединен непосредственно с вторым входом генераторатактовых импульсов и через триггерс управляющим входом ключа, информационный вход которого подключен квторому выходу регистра, выход ключа соединен с первым входом второгоэлемента ИЛИ, второй вход которогоподключен к .второму выходу первогодекодера, выход второго элемента ИЛИсоединен с информационным входом регистра, выход второго формирователяимпульсов соединен с вторым входомпервого формирователя импульсов иуправляющими входами регистра и второго блока регистров, выход сумматора соединен с информационным входомвторого блока регистров, выход которого соединен с входом третьего декодера, второй выход которого соединен с вторым входом второго декодера,2. Устройство по п, 1, о т л и ч аю щ е е с я тем, что первый формирователь импульсов содержит счетчик,дешифратЬр и регистр, выходы счетчика соединены с соответствующими входами дешифратора, первый и второйвыходы которого соединены, соответственно, с первым и вторым информационными входами регистра, вход счетчика и управляющий вход регистра являются первым и вторым входами первогоформирователя импульсов, выход регистра является выходом первого формирователя импульсов,3. Устройство по п. 1, о т л и -ч а ю.щ е е с я тем, что второй формирователь импульсов содержит счетчик, триггер и генератор тактовыхимпульсов, выход счетчика соединенс первым входом триггера, выход триггера соединен через генератор такто"вых импульсов с входом счетчика, второй вход триггера и выход генераторатактовых импульсов являются соответственно входом и выходом второго формирователя импульсов,