Устройство для ввода-вывода информации

(51) 4 С 06 Р 13 00 ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56 ) Авторское свидетельство СССРУ 794631, кл. С 06 Р 3/04, 1980.Авторское свидетельство СССРУ 822166, кл. С 06 Р 3/04, 1980.(54)( 57 УСТРОЙСТВО ДЛЯ ВВОДАВЫВОДА ИНФОРИЩИИ, содержащее первыйи второй блоки усиления, коммутатор,регистр, блок регистров, первый ивторой блоки прерываний, дешифратор,блок управления, селектор и. блокобмена, входы-вйходы группы первогои второго блоков усиления являютсясоответственно входами-выходами первой и второй групп устройства, первыевход и выход первого блока усилениясоединены соответственно с первымивыходом и входом первого блока прерываний, вторые вход и выход первогоблока усиления соединены с первымвыходом и первым входом блока обмена,.второй выход которого соединенс первым входом коммутатора, второйвход .которого соединен с первымвыходом второго блока усиления, второй выход которого соединен с вторымвходом второго блока прерываний ипервым входом блока регистров, первый выход которого соединен с пер-.вым входом второго блока прерываний, первый выход которого соединенс четвертым входом коммутатора, третий вход которого соединен с вторымвыходом блока регистров, второй вход 801176340 А которого соединен с выходом дешифратора и первым входом второго блокаусиления, первый выход селекторасоединен с вторым входом блока обмена, о т л .и ч а ю щ е е с я тем,что, с целью повышения быстродействияустройства, в него введен блок постоянной памяти, выход которого является первым выходом устройства,третьи входы блока постоянной памятии первого блока прерываний являютсяпервым входом устройства, второй выход второго блока прерываний соединен с вторым входом блока постояннойпамяти, первый вход которого соединен с вторым выходом первого блокапрерываний, второй вход которого сое.динен с шестым входом коммутатора,первым входом блока управления и Сявляется вторым входом устройства,третий выход первого блока усилениясоединен с пятым входом коммутатора,выход которого соединен с входом ВвЮрегистра, выход которого являетсявторым выходом устройства, седьмойвход коммутатора соединен с вторымвыходом блока управления, третийвыход которого соединен с третьимвходом блока регистров, четвертый аРвход которого является третьим входом устройства, пятый вход блокарегистров соединен с вторым входомдешифратора, входом селектора,третьими входами блока управления и ,Ьпервого блока усиления и являетсячетвертым входом устройства, второйвыход селектора соединен с пятымвходом блока управления, четвертыйвыход которого соединен с первым .входом селектора, третий вход блока1176340 обмена соединен с четвертым входомблока управления.и является пятымвходом устройства, четвертый входпервого блока усиления, второй входблока управления и третий вход вто" 1Изобретение относится к вычислительной технике и может бытьиспользовано для построения системввода-вывода периферийных процессоров, ЭВМ и управляющих вычислительных комплексов на их базеиспользующих интерфейс,"Общая шина" и содержащих периферийные устройства(ПУ) интерфейса с радиальными связями для сигналов выборки и призна Оков готовности.Цель изобретения - повьппениебыстродействия устройства,На чертеже представлено устройстводля ввода информации, 15Устройство содержит дешифратор1, блок 2 обмена, первый блок 3прерываний, первый и второй блоки4 и 5 усиления, регистр 6, коммутатор 7, селектор 8, блок 9 управле-. 20ния, блок 10 регистров, второй блок.11 прерываний, блок 12 постояннойпамяти, первый вход 13, первую и вторую группы 14 и 15 входов-выходовпервый выход 16, второй, третий, 25четвертый и пятый входы 17-20, второй выход 21.Устройство для управления вводом-выводом работает следующимобразом. 30Устройство осуществляет обменданныйи между процессором и ПУ,подключенными к первому или второму интерфейсу в режиме опроса готовности и в режиме .прерываний.1Первый интерфейс представляетсобой унифицированную систему магистральных связей между процессором, оперативной памятью и ПУ. Вто"рой интерфейс представляет собойунифицированную систему магистральных шин данных и управляющих сигналов " также радиальных шин сигналов выорки и готовности. КаждомуПУ подключенному ко второму интеррого блока усиления соединены с "четвертым входом блока регистров,второй вход второго блока усиления соединен с первым выходом блока управления. 2грейсу, соответствуют два адреса на ходной адресной шине 19: адрес ре,"истра команд и состояний и адрес регистра данных.В зависимости от адреса, поступаю. щего по адресной шине на четвертый вход устройства 19 и на селектор 8, последний разрешает работу блока 2 обмена, управляющего обменом информацией по первому интерфейсу, либо блока 9 выдачи управляющих сигналов, управляющего обменом информацией со второй группой ПУ. В режиме опроса готовности первой группы ПУ устройство работает следующим образом Перед обменом информацией с ПУ осуществляется опрос готовности этого устройства путем чтения и анализа содержимого его регистров состояния. С этой целью процессор выдает адрес регистра состояния ввода или вывода устройства на вход 19 и признак операции "Чтение" на вход 20. Селектор 8 определяет принадлежность адреса к диапазону адресов первого интерфейса и запускает в работу блок 2 обмена, который управляет обменом информацией по первому интерфейсу, обеспечивая в данном случае чтение выбранного регистра состояния со входов-выходов 14 через первый блок 4 усиления, коммутатор 7, регистр 6, выход 21 на вход процессора. Если разряд готовности будет в "1", процессор переходит к выполнению операции обмена информацией с соответствупицим устройством первого интерфейса, если же разряд готовности будет в "0", процессор периодически повторяет операцию чтения регистра состояний этого ПУ до получения "1" в разряде готовнос-.ти.176340 4 При выдаче информации процессорустанавливает адрес регистра данных вывода на вход 19 и признак опе"рации"Запись" или "Запись байта"на вход 20. Селектор 8 запускает блок2 обмена, который обеспечивает выдачу адреса с входа 19, данных с входа 18 и кода операции через первыйблок 4 усиления, вход-выход 14 навход ПУ и запись информации в адре"суемый регистр данных.В режиме прерываний от первойгруппы ПУ устройство функционируетследующим образом.В режиме прерываний от первойгруппы ПУ устройство функционируетследующим образом,В регистры состояний первой группы ПУ, которым разрешается работатьв режиме прерываний, записываются ."1" в разряды разрешения прерыванийчерез первый блок 4 усиления с определенного разряда входа 18. Запросына прерывание от ПУ первого интерфейса поступают через первый блок 4усиления на первый вход первого блока 3 прерываний, который выделяетсамый приоритетный запрос на прерывание, сравнивает его с приоритетомвыполняющейся программы, поступаю.щим на вход блока 3 с входа 13, и,если приоритет поступившего запросавыше, при появлении разрешающегосигнала на своем втором входе выдает сигнал на прерывание в блок 12постоянной памяти, При нулевом значении сигнала на втором или третьемвходах блока 12 последний разрешаетпрохождение запроса на прерываниеот первой группы ПУ, формируя навыходе 16 код 10, Получив этот код,процессор переходит к обработке прерывания от первого интерфейса, впроцессе которого принимает векторпрерывания ПУ, поступающий с входавыхода 14 через первый блок 4 усиления,коммутатор 7, регистр б, выходную ин.формационную шину 21. Передачей в 35 40 45 50 55 3 1При вводе информации процессор выдает адрес регистра данных ввода устройства на вход 19 и признак операции "Чтение" на вход 20. Селектор 8 запускает блок 2 обмена, который обеспечивает чтение регистра данных ПУ со входов-выходов 14 через первый блок 4 усиления, коммутатор 7, ре-. гистр 6, выход 21 на вход прсщессора. 5 10 15 20 25 30 процессор вектора прерывания закаччивается процедура прерывания, Затем йроцессор переходит к выполнению программы обслуживания прерывания, в процессе которого осуществляет обмен очередным символом с ПУ, как описано выше.В режиме обмена по опросу готовности второй группы ПУ устройство ра ботает следующим образом.Перед обменом информацией с ПУ второго интерфейса осуществляется опрос готовности этого устройства с помощью команд чтения соответствую. щего регистра в блоке 10 регистров. С этой целью процессор устанавливает 1адрес регистра команд и состояний требуемого устройства на вход 19 и признак операции "Чтение" на вход 20. Младшие разряды адреса с входа 19 поступают на пятый вход блока 1 О, определяя выбор адресуемого регистра команд и состояний. Одновременно селектор 8 определяет принадлежность адреса диапазону адресов ПУ второго интерфейса и через свой второй выход запускает в работу блок 9 управления, который обеспечивает чтение выбранного регистра команд и состояний блока 10 в процессор через коммутатор 7, регистр 6 и выход 21, причем состояние разряда, соответствующего готовности устройства, считывается непосредственно с Радиальной шины готовности. адресуемого устройства. Если разряд готовности будет в "1", процессор переходит к выполнению операции обмена информацией с соответствующим устройством второго интер-. фейса, если же разряд Готовности будет в "0", то процессор периодически повторяет операцию чтения этого регистра команд н состояний до получения "1" в разряде готовности, При чтении регистров команд и состояний никакие управляющие сигналы во второй интерфеис не выдаются. При выводе информации адрес устройства, подключенного к второму интерфейсу, поступает на селектор 8 и дешифратор 1 свхода 19,данные- свхода 18,ипризнак операциизаписи - иа четвертый вход блока 9 с входа 20, На третий вход блока 9 с входа 19 поступает младший разряд адреса в качестве признака работы с регистром данных или регистром команд и состояний ПУ. Данные с входа 18.5 10 15 20 25 30 35 40 По командам или микрокомандам от процессора в регистры команд и состояний, относящиеся к ПУ, функцио нирующих в режиме прерываний, записываются "1" в разряды разрешения прерываний. Выходы разрядов разрешения прерываний с первого выхода блока 10 поступают во второй блок 11 прерываний, где разрешают выдачу сигналов готовности от соответствую щих ПУ. Из всех одновременно поступивших от ПУ сигналов готовности второй блок 11 прерываний выделяет наиболее приоритетный сигнал с учетом наличия разрешения на прерывание для каждого из устройств второго интерфейса. Выделенный сигнал поступает в блок 12 постоянной памяти, а также преобразуется в блоке 11 в вектор прерывания данного устройства, который поступает с блока 11 через коммутатор 7, регистр 6, выход 21 в процессор. Пересылка вектора прерывания ПУ второго интер. фейса через коммутатор 7 осуществ ляется под воздействием управляющегс сигнала процессора на входе 17 45 50 через второй блок 5 усиления поступают на линии. данных второго интерфейса. Дешифратор 1 выдает во второй,интерфейс сигнал выборки адресуемогоустройства. По коду операции и состоянию младшего разряда адреса блок9 формирует последовательность сигналов, которые записывают в устройство, для которого имеется сигналвыборки, данные, лоступившие от процессора, а также выполняют в устройстве другие действия, предусмотренные алгоритмами второго интерфейсаи адресуемого устройства,Ввод информации от второй группыПУ отличается от вывода информациина устройство тем, что на блок 9 свхода 20 поступает признак операциичтения, по которому блок 9 управления формирует с учетом состояниямладшего разряда адреса сигналы,по которым информация от устройства,для которого имеется сигнал выборки, по линиям данных через второйблок 5 усиления, коммутатор 7, регистр 6 и выход 21 поступает впроцессор.В режиме прерываний от второйгруппы ПУ устройство работает следующим образом,устройства, который вырабатывается в случае, когда блок 12 постоянной памяти разрешает прохождение запро са на прерывание от второго интерфейса, формируя на выходе 16 код 01, в результате чего процессор пере ходит к обработке прерывания от второго интерфейса. Передачей в процессор вектора прерывания заканчивается процедура прерывания и процессор переходит к выполнению программы обслуживания данного прерывания, осуществляя ввод или вывод информации, аналогично случаю, рассмотренному выше для ПУ второго интерфейса.Выработка управляющих сигналов в блоке 9 для управления обменом данными между процессором и второй группой ПУ может осуществляться как программно с третьего входа 8 устройства, так и микропрограммно с второго входа 17 устройства. Таким образом, в режиме опроса готовности и в режиме прерываний при обмене данными между процессором и второй группой ПУ первый интерфейс не занят циклами обмена с ПУ второго интерфейса, что позволяет увеличить пропускную способность устройства и быстродействие обмена. Устройство обеспечивает возможность процессору выполнять обмен информацией с ПУ второго интерфейса аналогично обмену с ПУ, подключенными и первому интерфейсу. В том и другом случаях обмен информацией может выполняться в режимах опроса готовности и прерывания.Введение новых элементов и связей позволяет увеличить быстродействие и расширить функциональные воэможности устройства, Повьппение быстродействия достигается за счет сокращения времени цикла обмена благодаря непосредственному подключению второго интерфейса к процессору, а также воэможности микропрограммного управления вводом-выводом.Непосредственное подключение второго интерфейса к процессору позволяет в два раза повысить максимально возможное быстродействие устройства. Воэможность микропрограм. много управления вводом-выводом цает 10-кратное увеличение быстроцействия устройства.1176340 го 21 1 Я д Составитель В. ВерховскийРедактор И. Ковальчук Техред З.Палий Корректор Л,Бескид Заказ 5363/49 Тираж 710 Подписное ВИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Предложенное изобретение позволяет также расширить функциональные возможности устройства за счет микро. программной реализации управления вводом-выводом, позволяющей выполнять весь набор функций управления, предусмотренных алгоритмом работы. второго интерфейса, а также за счет программного изменения приоритетазапросов на прерывание ПУ одногоинтерфейса по отношению к другому.Кроме того обеспечивается управление вводом-выводом второй группы ПУне только в системе команд ЗВМ СМЗ,СМ 4, но и в системе команд ЗВМ СМ 1,СМ 2,