Устройство синхронизации дискретной фазовой автоподстройки

(6) Дополнительное к (22) Заявлено 11, 12,75 т. свид. 21)2302431/08 Н 04 соединением заявкиоаудврственный кометеСовете Министров СССРаа делам изобретенийи открытий(72) Авторы изобретен Папина и А, А, Ш ернега, А,(71) Заявитель ОЙСТВО СИНХРОНИЗАЦИИ ДИСКРЕТНОфАЗОВОЙ АВТОПОДСТРОЙКИ(54) оединенные перв И и дополнитель ереа последовательно ополнительный элеме ный формирователь и ервым входом тригге оторого подключен к о дополнительного эл оединен мпульсов ра памя вых троистве местного большую входу первокроме томирователя п 3 инвертор орого и треов И, вькодь тор ому мента И ого фор ительнь олните 20 го, выход импульсов бретения - сокращение синхронизм, о в устройство синхро фазовой автоподстройкриггер памяти и после рез допо первым в еме Цель и вхождения Для эт дискретной держащееодам в подключетьего доп ементответст ительных из которых подключены с35 рому входу триггера у енно к в совтором правлени ова Изобретение относится к электронной технике и может использоваться для синхронизации дискретной фазовой автоподстройки.Известно устройство синхронизации дискретной фазовой автоподстройки, содержащее триггер памяти и последовательно соединенные регенератор входного сигнала, инвертор первый элемент И и элемент ИЛИ причем к второму входу первого элемента И подключен один из выходов триггера управления, между другим выходом и первым входом которого включены последовательно соединенные второй элемент И, второй вход которого соединен с входом регенератора входного сигнала, и формирователь импульсов сброса Ц .Однако в известном ус время вхождения в синхронизм генератора нестабильно и имеет величину. 2но соединенные регенератор входного сигнала, инвертор, первый элемент И и,элемент ИЛИ, причем к второму входу первогоэлемента И подключен один из выходов триггера управления, между другим выходом ипервым входом которого включены последовательно соединенные второй элемент И,второй вход которого соединен с входом регенератора входного сигнала, и формировае тель импульсов сброса, введены дополнительные формирователь импульсов, инвертор,первый, второй и третий элементы И, приэтом вход регенератора входного сигналавходу элемента ИЛИ, причем на вторые входы триггера памяти второго и третьего дополнительных элементов И поданы соответственно сигналы коррекция, "исключениеимпульсов" и "добавление импульсов",На чертеже представлена структурнаяэлектрическая схема предложенного устройства,Устройство содержит последовательносоединенные регенератор 1 входного сигналила, инвертор 2, первый элемент И 3 и элемент ИЛИ 4; ко второму входу первого элемента И 3 подключен один из выходов триггера управления 5, между другим выходом ипервым входом которого включены последовательно соединенные второй элемент И 6,второй вход которого соединен с входом регенератора 1 входного сигнала и формирователь импульсов сброса 7. Вход регенератора 1 входного сигнала через последователь-.20но соединенные первый дополнительный элемент И 8 и дополнительный формировательимпульсов 9 соединен с первым входомтриггера памяти 10, выход которого подключенко второму входу первого,дополнительного 25элемента И 8. Выход дополнительного формирователя импульсов 9 через дополнительный инвертор 1 1 подключен к первым входамвторого 12 и третьего 13 дополнительныхэлементов И, выходы которых под.лючены ЭОсоответственно ко второму входу триггера управления 5 и втброму входу элемента ИЛИ4, причем на вторые входы триггера памяти10, второго 12, и третьего 13 дополнительных элементов И поданы соответственно 55сигналы "коррекция, "исключение импульсов"и добавление импульсов,Устройство работает следующим образом.Если импульс коррекции отсутствует, топоследовательность импульсов поступает на Овход устройства и через регенератор 1узкого импульса, привязанного к переднемуфронту входных импульсов, инвертор 2,первый элемент И 3 и элемент ИЛИ 4 поступает на выход устройства. 5Если импульс коррекции воздействуетна вход триггера памяти 10 и поступает сигнал исключение импульса", то импульс коррекции устанавливает посредством переброса триггера памяти 10 разрешение для вход ных импульсов, через первый дойолнительный элемент И 8, которые затем преобразуются в узкие импульсы, привязанные кзаднему фронту входных импульсоь с помощью формирователя импульсов 9. 55Установка триггера памяти 10 в исходное состояние происходит очередным входом импульса. Импульс с Выхода формирователя илпульсов 9 через инвертор 11 пос.тупает также на Входы эле;китов И 12,13, Импульс через открытый элемент И 12 устанавливает триггер управления 5 в состояние, при котором элемент И 8, открыт а элемент И 3 закрыт. Такое состояние продлится до конца очередного входного импульса и тем самым этот импульс будет И Фвыбит иэ серии. Формирователь импульсов 7 выдает узкий импульс, привязанный к концу входного импульса, и триггер управления 5 устанавливается в исходное состояние, при котором входные импульсы проходи через элемент И 3,Если импульс коррекции воздействует на вход триггера памяти 10 и поступает уп. равляющий сигнал "добавление импульсаф то работа триггера памяти 10, элемента И 8, формирователя импульсов 9, инвертора 11 аналогична описанной выше. Импульс с инвертора 11 через открытый элемент И 13 и через элемент ИЛИ 4 поступает на выход устройства, и между двумя выходными импульсами добавляется еще один импульс, сформированный по заднему фронту первого входного импульса.Предложенное устройство позволит сократить время вхождения в сикхрониэм.формула изобретенияУстройство синхронизации дискретной фазовой, автоподостройки, содержащее триггер памяти и последовательно соединенные регенератор входного сигнала, ивентор, первый элемент И и элемент ИЛИ, причем к второмувходу первого элемента И подключенодин из выходов триггера управления, междудругим выходом и. первым входом котороговключены последовательно соединенные второй элемент И, второй вход которого соеднен с входом регенератора входного сигнала и формирователь импульсов сброса, о т л ич а ю щ е е с я тем, что, с целью сокращения времени вхождения в синхрониэм, введены дополнительные формирователь импульсов, инвертор, первый, второй и третий элементы И, при этом вход регенератора входного сигнала через последовательно соединенные первый дополнительный элемент И и дополнительный формирователь импульсов соединен с первым . входом триггера памяти, выход которого подключен к второму входу первого дополнительного элемента И, кроме того выход дополнительного формирователя импульсов через дополнительный инвертор подключен к первым входамвторого и третьего дополнительных элементов И, выходы которых подключены соответственно к второму входу триггера управления и второму Входу элемента И 1, причем ня вторые Входы тзи 1 цд пд"л Гир ВторогоЗаказ 2570/45 Тираж 815 ПодписноеШ 1 И 111 ИПИ 1 Осударственного комитета Совета Министров СССРио дела 1 и изобретений и открыг 11 й113035, Москва, Ж-З 5, Раушская иабд. 4/Г ил 11 ал 111 П "11 а 1 еит, г. Ужгород, ул. Проектная, 4 и третьего дополиитель 11 ых элементов И поданы соответственно сигналы "коррекция","исключение импульсов" и добавление импульсов". ИстОчники и 11 формаци 11, п 11 и н Вт 111 ВО 1 ъи 11мание при экспертизе: 1, Авторское свидетельство СССР