Многофункциональный логический элемент

СОЮЗ СОВЕТСНИХСО 4 ВПЮаинипРЕСПУБЛИК. ОЮ (И) 7 7 А ЗСЯ Н 03 К ИСАНИЕ ИЗОБРЕТЕНИ АВТОРСН ВИД:ТЕЛЬСТ ервая ши током пе ранзисто ме о стоком ОП-транз инен с в стора, исток которого соеходом элемента И, а такжером третьего вспомо-транзистора, исток оединен,с второй шиной пил и ч а ю щ и й с я с целью расширения функциозможпостей путем реализаских функций при передаче в прямом и обратном напв него дополнительно ввеь элементов И и два инв ство СССР 1980,. во СССР 1980стоком и з атво МОП гательногкоторого тания, о тем, .что льн ии логич нформаци авлении,дены восем ертора, каждыи из которых содержитпервый и второй дополнительные МОПтранзисторы, вход в каждом из инверторов соединен с затвором первогодЬполнительного МОП-транзистора, исток которого соединен с второй шинойпитания, а сток соединен с выходоминвертора и истоком второго дополнительного МОП-транзистора, затвор исток которого соединены с первой шиной питания, первый вход многофункционального логического элементасоединен с вторн входом первого дополнительного элемента И и выходомвторого дополнительного элемента И,первый вход первого дополнительногоэлемента И соедннен с первым входомтретьего дополнительного элемента И,вторыми входами четвертого и пятого дополнительных элеюемтвв И и входом первого инвертора, который соединен спервым управляющюй вкодом многофункционального логического элемента,второй н третий упеавлявщие входыкоторого соединены с первни входаГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) МНОГОФУНКЦИОНАЛЬНЫЙ 3 ЮГИЧЕСКИЙ ЭЛЕМЕНТ на МОП-транзисторах,содержащий два элемента равнозначности, элемент И, затвор первогоМОП-транзистора каждого элементаравнозначности соединен с первымвходом элемента равнозначности, истоком второго МОП-транзистора, а также затвором и стоком третьего МОПтранзистора, второй вход каждогоэлемента равнозначности соединен сзатвором второго МОП-транзистора,истоком первого МОП-транзистора изатвором и стоком четвертого МОПтранзистора, стоки первого и второго МОП-транзисторов соединены с истоком пятого МОП-транзистора и выходом элемента равнозначности, затвори сток пятого МОП-транзистора соединены с первой шиной питания, а истоки третьего и четвертого МОПтранзисторов соединены с второй шинопитания, выходы первого и второгоэлементов равнозначности соединенысоответственно с первы и вторымвходами элемента И, которые соединены с затворами соответственно первого и второго вспомогательногоМОП-транзистора этого элемента И,питания соединена со ого вспомогательного МОПисток которого соединен торого вспомогательного1129737 ми соответственно первого и второго элементов равнозначности, вторые входы которых соединены с выходами соответственно первого и третьего допол- .нительных элементов И, которые соединены с выходами соответственно шестого и седьмого дополнительных элементов И, первые входы которых соединены с выходом первого инвертора, который соединен с первыми входами второго и восьмого дополнительныхэлементов И, второй вход многофункционального логического элемента соединен с вторым входом третьего дополнительного элемента И и выходом восьмого дополнительного элемента И,Изобретение относится к микроэлектронике и вычислительной технике и предназначено для реализации всех логических функций двух переменных с получением результата посредством коммутации как на выходах, так и на входах элемента.Известен многофункциональныйлогический элемент, содержащий логические элементы И, входы которых 10 соединены с выходами элементов равнозначности 1 3.Недостатком этого логического элемента является ограниченность его функциональных возможностей, посколь ку он не обеспечивает возможности двунаправленной обработки информации.Наиболее близким к предлагаемому является многофункциональный логический элемент на МОП-транзисторах, со держащий два элемента равнозначности, элемент И, первый вход элемента равнозначности соединен. с затвором первого МОП-транзистора, истоком второго МОП-транзистора, а также затвором и стоком третьего МОП-транзистора, второй вход каящого элемента равнозначности соединен с затвором второго МОП-транзистора, истоком первого МОП-транзистора и затвором и сто 30 ком четвертого МОП-транзистора, стоки первого и второго МОП-транзисторов соединены с истоком пятого МОП- транзистора и выходом элемента равнозначности, затвори сток пятого второй вход которого соединен спервым входом шестого дополнительного элемента И и выходом второго инвертора, вход которого соединен свыходом элемента И, первым входом пятого дополнительного элемента И ивторым входом второго дополнительного элемента И, третий вход многофункционального логического элементасоединен с выходом пятого и вторымвходом шестого дополнительных элементов И, а четвертый вход многофункционального логического элемента соединен с выходом шестого и вторым входом седьмого дополнительных элементов И,МОП-транзистора соединены с первойшиной питания, а истоки третьего ичетвертого МОП-транзисторов соединены с второй шиной питания, выходыпервого и второго элементов равнозначности соединены соответственнос первым и вторым входами элемента И,которые соединены с затворами соответственно первого и второго вспомогательного МОП-транзистора этого элемента И, первая шина питания соединена со стоком первого вспомогательного МОП-транзистора, исток которого соединен со стоком второговспомогательного МОП-транзистора,исток которого соединен с выходомэлемента И, а также стоком и затвором третьего вспомогательного МОПтранзистора, исток .которого соединенс второй шиной питания 2 . Недостатком известного многофункционального логического элемента является ограниченность функциональных возможностей, поскольку он не обеспечивает реализации логических функций при передаче информации в прямом и обратном направлении,Цель изобретения - расширение функциональных возможностей путем реализации логических функций при передаче информации в прямом и обратном направлении.Поставленная цель достигается тем, что в многофункциональный логи25 3 1129737 ческий элемент на МОП-транзисторах, содержащий два элемента равнозначности, элемент И, затвор первого МОП-транзистора каждого элемента равнозначности соединен с первым5 входом элемента равнозначности, истоком второго МОП-транзистора, а также затвором и стоком третьегоМОП-транзистора, второй вход каждого элемента равнозначности соединен с затвором второго МОП-транзистора, истоком первого МОП-транзистора и затвором и стоком четвертого МОП-транзистора, стоки первого и второго МОП-транзисторов соединены с истоком пятого МОП-транзистора и вы 15 ходом элемента равнозначности, затвор и сток пятого МОП-транзистора соединены с первой шиной питания, а истоки третьего и четвертого МОП-транзисторов соединены с второй шиной пита 20 ния, выходы первого и второго элементов равнозначности соединены соответственно с первым и вторым входами элемента И, которые соединены с затворами соответственно первого и второго вспомогательного МОП-транзистора этого элемента И, первая шина питания соединена со стоком первого вспомогательного МОП-транзистора, исток которого соединен со стоком второго вспомогательного МОП- транзистора, исток которого соединен с выходом элемента И, а также стоком изатвором третьего вспомогательного МОП-транзистора, исток ко торого соединен с второй шиной питания, дополнительно введены восемь элементов И и два инвертора, каждый из которых содержит первый и второй дополнительные МОП-транзисторы, вход 40 в каждом из инверторов соединен с затвором первого дополнительного МОП-транзистора, исток которого соединен с второй шиной питания, а сток соединен с выходом инвертора 45 и истоком второго дополнительного МОП-транзистора, затвор и сток которого соединены с первой шиной питания, первый вход многофункционального логического элемента соединен с вторым входом первого дополнительного элемента И и выходом второго дополнительного элемента И, первый вход первого дополнительного элемента И соединен с первым входом третьего до полнительного элемента И, вторыми входами четвертого и пятого дополнительных элементов И и входом пер 4вого инвертора, который соединен спервым управляющим входом многофункционального логического элемента,второй и третий управляющие входыкоторого соединены с первыми входами соответственно первого и второгоэлементов равнозначности, вторыевходы которых соединены с выходамисоответственно первого и третьегодополнительных элементов И, которыесоединены с выходами соответственношестого и седьмого дополнительныхэлементов И, первые входы которыхсоединены с выходом первого инвертора, который соединен с первыми1 входами второго и восьмого дополнительных элементов И, второй вход многофункционального логического элемента соединен с вторым входом третьего дополнительного элемента И ивыходом восьмого дополнительногоэлемента И, второй вход которогосоединен с первым входом шестогодополнительного элемента И и выходомвторого инвертора, вход которого сое.динен с выходом элемента И, первымвходом пятого дополнительного элемента И и вторым входом второго дополнительного элемента И, третийвход многофункционального логического элемента соединен с выходомпятого и вторым входом шестого дополнительных элементов И, а четвертый вход многофункционального логического элемента соединен с выходомшестого и вторым входом седьмогодополнительных элементов И,На чертеже показана структурнаясхема многофункционального логического элемента,Многофункциональный логическийэлемент на МОП-транзисторах содержитдва элемента равнозначности 1 и 2,элемент И 3, восемь дополнительныхэлементов И 4-11 и два инвертора 12и 13, первый вход каждого элементаравнозначности соединен с затворомпервого МОП-транзистора 14, истокомвторого МОП-транзистора 15, а такжезатвором и стоком третьего МОП-транзистора 16, второй вход каждого элемента равнозначности соединен с затвором второго МОП-транзистора 15,истоком первого МОП-транзистора 14 изатвором и стоком четвертого МОПтранзистора 17, стоки первого 14 ивторого 15 МОП-транзисторов соединены с истоком пятого МОП-транзистора 18 и выходом элемента равнознач 3 112973 ности, затвор и сток пятого МОП-, транзистора 18 соединены с первой шиной питания 19, а истоки третьего 16 и четвертого 17 МОП-транзисторов соединены с второй шиной питания 20, выходы первого 1 и второго 2 элементов равнозначности соединены соответственно с первым и вторым входами элемента И 3, которые соединены в элементе И и каждом дополнительном элементе И с затворами соответственно первого 21 и второго 22 вспомогательного МОП-транзистора этого элемента И, первая шина питания 19 соединена со стоком первого вспомогательного МОП-транзистора 21, исток которого соединен со стоком второго вспомогательного МОП-транзистора 22, исток которого соединен с выходом элемента И, а также стоком и затвором третьего вспомогательного МОП- транзистора 23, исток которого соединен с второй шиной питания 20. Каждый инвертор содержит первый 24 и второй 25 дополнительные МОП-транзисторы, вход в каждом из инверторов соединен с затвором первого дополнительного МОП-транзистора 24, исток которого соединен с второй шиной питания 20, а сток соединен с выхо 30 дом инвертора и истоком второго дополнительного МОП-транзистора 25, затвор и сток которого соединены с первой шиной питания 19, Первый вход 26 многоВункционального логического элемента соединен с вторым входом первого дополнительного элемента И 14 и выходом второго дополнительного элемента И 5, первый вход первого дополнительного элемента И 4 соединен с первым входом третьего дополнительного элемента И 6, вторыми входами четвертого 7 и пятого 8 дополнительныхэлементов И и входом первого инвертора 12, который соединен с первым управляющим входом 27 многоВункционального логического элемента, второй 28 и третий 29 управляющие входы которого соединены с первыми входами соответственно первого 1 и второго 2 элементов равнозначности, вторые входы которых соединены с выходами соответственно первого 4 и третьего 6 дополнительных элементов И, которые соединены5 с выходами соответственно шестого 9 и седьмого 10 дополнительных элементов И, первые входы которых соединены с выходом первого инвертора 12,который соединен с первыми входамивторого 5 и восьмого 11 дополнительных элементов И. Второй вход 30 многофункционального логического элемента соединен с вторым входом третьего6 дополнительного элемента И и выходом восьмого 11 дополнительного элемента И, второй вход которого соединен с первым входом шестого 9 дополнительного элемента И и выходом второго инвертора 13, вход которого соединен с выходомэлемента И 3, первымвходом пятого дополнительного элемента И 8 и вторым входом второгодополнительного элемента И 5. Третийвход 31 многофункционального логического элемента соединен с выходомпятого 8 и вторым входом шестого 9дополнительных элементов И, а четвертый вход 32 многофункциональногологического элемента соединен с выходом шестого 9 и вторым входом седьмого 10 дополнительных элементов И,Устройство функционирует следующим образом.На управляющий вход 27 подаетсясигнал, определяющий направление обработки информации, Если этот сигналсоответствует логической единице,элементы 4, 6, 8 и 7 И открыты, Одновременно этот сигнал, инвертируясь,подается на элементы 5, 11, 9 и10 И, которые при этом закрыты, Впротивном случае (на вход 27 подается сигнал, соответствующий логическому нулю) открыты элементы 9 и10 И и закрыты 4 и 6,Если на вход 27 подается сигналлогической единицы, обработка информации осуществляется от входов 26 и30 к входам 31 и 32. При этом на входы 26 и 30 элемента подаются входныепеременные А и В, а на входы управления 28 и .29 настроечные сигналы,которые принимают значения констант"0" и "1" и входных переменных А и В.При этом с входов 31 и 32 снимаютсязначения прямой и инверсной логических функций соответственно. Виды реализуемых функций для определенныхзначений управляющих сигналов представлены в таблице. При подаче на вход 27 логического нуля переменные А и В подаются на входы 31 и 32, а реализуемые функции снимаются с входов 26 и 30, так как в этом случае закрыты элементы И 4, 6, 8 и 7,Фи 7 112973Таким образом, элементы 4-11 выполняют функции управляемых коммутаторов, обеспечивающих изменение направления обработки информации,Собственно обработка информации в соответствии с заданным набором управляющих сигналов производится элементами равнозначности 1 и 2, И 3, инвертором 13, При этом выход элементаИ 3 описывается следующим выражением: 10П = Р/А, И 1/Р /В, И 2/,7 8мент реализует все логические функции двух переменных и в отличие отпрототипа обеспечивает реализациюзаданных преобразований в двух направлениях:как от входов к выходам,так и в противоположном направлении.Последнее определяет расюирекиефункциональных возможностей. еализуемые функции на выходах где Р - функция равнозначности;:И 1 и И 2 - управляющие сигналы навходах 28 и 29.Выход элемента И 3 (см. чертеж) 20подключен через элемент И 5 к входу26, через элемент И 8 к входу 31,а выход инвертора 13 подключен через элемент И 11 к входу 30 и черезэлемент И 7 к входу 31. Таким образом, полученные результаты коммутируются на входы 26 и 30 или 31 и 32.Очевидно, что при подаче на входы28 и 29 элемента сигналов настройки"1", "0" с выхода элемента И 3снимается функция АВ, а с выходаинвертора 13 А + В,Таким образом, предлагаемыймногофункциональный логический эле 0 АВ АВ 0 0 АВ уАВ В А В,А 30 В В О В театр, г.Угоров, уд.йроектаа,а выход инвертора 13: АУ В АУ В АУВ АУ В АВ УАВ