Формирователь центра тяжести импульсов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 09) 01) СЮ С 04 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ЗОБРЕТЕНИЯЕТЕЛЬСТВУ СВ К АВТОРСК(56) 1. Авторское свидетельство ССС)1 423095, кл. С 04 Г 11/08, 1974.2. Авторское свидетельство СССРНф 868692,кл . С 04 Г 10/00, 198 1(54)(57) 1. ФОРМИРОВАТЕЛЬ ЦЕНТРА ТЯЖЕСТИ ИМПУЛЬСОВ, содержащий линиюзадержки, компаратор, формировательстроба компаратора и блок интегрирования, информационный вход которогосоединен с информационным входом уст.ройства, а первый выход соединен с ОПИСАНИЕ первым входом компаратора, управляющий вход которого соединен с выходом формирователя строба комцаратора, о т л и ч а ю щ и й с я тем, что, с целью повышения точности определения центра тяжести группы видеоимпульсов произвольной формы, в него введен триггер, выход которого соединен с выходной шиной устройства, а первый установочный вход соединен с управляющим входом блока интегрирования и шиной измерительного строба, второй установочный вход соединен с входом блока интегрирования для сброса в "0" и шиной установки в исход-:О ное состояние, выход компаратора сое динен с .синхровходом триггера, выход линии задержки соединен.с вторьвч входом компаратора и входом формирователя строба компаратора, а второй выход блока интегрирования соединен с Ф входом линии задержки.1129581 2. Формирователь по и. 1, о т л и ч а ю щ и й с я тем, что блок интегрировачия содержит интегрирующий конденсатор с параллельно подключенным ключом на полевом транзисторе, затвор которого соединен с входом блокаинтегрирования для сброса в "О", включенные в коллекторную цепь транзисторного интегрирующего каскада, база транзистора которого через ограничительный резистор соединена с информационным входом блока интегрирования и коллектором транзистора ключа, база которого через второй токоограничивающий резистор соединена с управляющим входом блока интег,рирования, коллектор транзистора интегрирующего каскада соединен с затвором полевого транзистора истокового повторителя, сток транзистора соединен с шиной источника питания,а исток через первый резистор соединен с шиной нулевого потенциала ибазой транзистора эмиттерного повто-рителя, эмиттер которого соединен свторым выходом блока интегрированияи,через первый резистор делителя напряжения на два с первым выходомблока интегрирования, который черезвторой резистор делителя напряженияна два соединен с выходом источникакорректирующего напряжения, образованного двумя резисторами, включенными последовательно между шиной источника питания и шиной нулевого потенциала, коллектор транзистора эмиттерного повторителя соединен с шинойисточника питания, а эмиттер черезрезистор нагруз ки с шиной нулев о го потенциала, с которой соединен эмиттертранзисторатранэисторного интегрирующего каскада через второй резисторИзобретение относится к радиоэлект.ронной технике и предназначено, вчастности, для использования в блокеизмерителя координат оптико-электронного устройства для измерения координат.Известен цифровой измеритель центра прямоугольных импульсов, содержащий цифровые накапливающие элементы,триггеры и логические элементы, позволяющий определить центр тяжестипрямоугольных импульсов 1,Недостатком известного устройстваявляются ограниченные функциональныевозможности, определяемые невозможностью определения центра тяжестиимпульсов произвольной формы.Наиболее близким к предлагаемомупо технической сущности является формирователь центра тяжести импульсов, 20содержащий формирователь сброса, формирователь строба, линию задержки,, два .интегратора и компаратор, входнаяшина формирователя соединена с входом линии задержки и через формирова тель сброса - с установочными входами интеграторов, сигнальный вход первого интегратора соединен с отводомлинии задержки, выход которой подключен к сигнальному входу второго ин-,30 тегратора и ко входу формирователя строба, выход которого соединен с управляющим входом компаратора, сигнальные входы которого подключены к выходам интеграторов 2 .Недостатками известного устройст - ва являются низкая точность определения центра тяжести импульсов произ вольной формы, а также невозможность определения общего центра тяжести группы входных импульсов.с Цель изобретения - повышение точности определения центра тяжести группы видеоимпульсов произвольной формы.Поставленная цель достигается тем, что в .формирователь центра тяжести импульсов, содержащий линию задержки, компаратор, формирователь строба компаратора и блок интегрирования, информационный вход которого соединен с информационным входом устройства, а первый выход соединен с первым входом компаратора, управляющий вход которого соединен с выходом формирователя строба компаратора, введен триггер, выход которого соединен с выходной шиной, а первый установочный вход соединен с управляющим вхо11295 55 Эдом блока интегрирования и шиной измерительного строба, второй установочный вход соединен с входом блока интегрирования для сброса в "0" и шиной установки в исходное состояние, выход компаратора соединенс синхровходом триггера, выход линии задержки соединен с вторым входом компаратора и входом формирователя строба компаратора, а второй выход блока ин О тегрирования соединен с входом линии задержки. Блок интегрирования содержит интегрирующий конденсатор с параллель-. но подключенным ключом на полевом транзисторе, затвор которого соединен с входом блока интегрирования для сброса в "0", включенные в коллекторную цепь транзисторного интегрирую 20 щего каскада, база транзистора которого через ограничительный резистор соединена с информационным входом блока интегрирования и коллектором транзистора ключа, база которого через второй токоограничивающий резис- тор соединена с управляющим входом блока интегрирования, коллектор транзистора интегрирующего каскада соединен с затвором полевого транзистора истокового повторителя, сток транзистора соединен с шиной источника питания, а исток через первый резистор соединен с шиной нулевого потенциала и базой транзистора эмиттерного повторителя, эмиттер которого соеди- З 5 нен с вторым выходом блока интегрирования и через первый резистор делителя напряжения на два с первым выходом блока интегрирования, который через второй резистор делителя напряжения на два соединен с выходом источника корректирующего напряжения, образованного двумя резисторами, включенными последовательно между шиной источника питания и шиной нулевого потенциала, коллектор транзисто -ра эмиттерного повторителя соединен,с шиной источника питания, а эмиттерчерез резистор нагрузки с шиной нулевого потенциала, с которой соединен эмиттер транзистора .транзисторного интегрирующего каскада через второй резистор. На фиг. 1 изображена структурная схема формирователя центра тяжести импульсов; на фиг. 2 - принципиальная электрическая схема блока интег 81 4рирования; на фиг. 3 - временные диа граммы работы.Формирователь центра тяжести импульсов содержит информационную шину 1, шину 2 измерительного строба, шину 3 для установки в исходное состояние, выходную шину 4, блок 5 интегрирования, линию 6 задержки, выход которой подключен ко входу форми. рователя 7 строба компаратора 8 и второму входу компаратора 8, выход которого соединен с синхровходом триггера 9, выход которого является выходом устройства, второй установочный вход соединен с входом 10 блока 5 интегрирования для сброса в "0", информационный вход 11 которого подключен к информационной шине 1, и с шиной 3 для установки в исходное состояние, первый установочный вход подключен к шине 2 измерительного строба формирователя и управляющему входу 12 блока 5, второй выход 13 которого соединен с входом линии 6 задержки, а первый выход 14 с первым входом компаратора 8, управляющий вход которого подключен к выходу формирователя 7 строба компаратора 8.Блок 5 интегрирования (фиг. 2) содержит интегрирующий конденсатор5 с параллельно подключенным ключем на полевом транзисторе 16, затворкоторого соединен с входом 10 блока5 сброса в "0"; включенные в коллекторную цепь транзисторного интегрирующего каскада на транзисторе 17, база которого соединена через ограничительный резистор 18. с информационным входом 11 блока 5 и непосред.ственно с выходом транзисторногоключа на транзисторе 19, вход которого через второй токоограничивающий резистор 20 подключен к управляющемувходу 12 блока 5, коллекторный выходтранзисторного интегрирующего каскада соединен с входом истоковогоповторителя на транзисторе 21, выходкоторого соединен с эмиттерным повто. рителем на транзисторе 22, выход которого подключен к выходу 13 блока 5 и делителю напряжения на два на резисторах 23 и 24, подключенному другим входом к источнику корректирующегонапряжения Г , выполненному на резисторах 25 и 16, а отводом - к выхо. ду 14 блока 5. Формирователь 7 строба компаратора, компаратор 8 и триггер 9 должны112958 иметь малое время переключения, чтобы обеспечить высокую точность формирования импульса, характеризующего центр тяжести импульсов.Устройство работает следующим об разом.Установка формирователя в исходное состояние и сброс блока 5 в "О" осуществляется сигналом (фиг. ЗО), поступающим на шину 3. При этом происходит замыкание ключа на транзисторе 16 и напряжение на коллекторном выходе транзисторного интегрирующего каскада устанавливается близким к Е. По окончании указанного сигнала в момент временипри эапирании ключа на транзисторе 16 происходит незначительное изменение потенциала на вы. ходе интегрирующего каскада вследствие паразитной емкости ключа,20При поступлении измерительного строба длительностью То (фиг, 3) на шину 2 в момент времени 1 г закрывается транзисторный ключ на транзисторе 19 и сигнал (фиг. 3 6) с информа ционной шины 1 поступает в базу интегрирующего каскада, что вызывает соответствующее изменение потенциала на его выходе ( фиг. З, кривая 1) . В тот же момент времени 2 происходит установка триггера.9 в состояние " 1" (фиг. 3, т.е. формируется фронт выходного импульса. Через повторители на транзисторах 21 и 22 выходноенапряжение интегрирующего каскада поступает на вход линии 6 задержки и на вход делителя напряжения на два на резисторах 23 и 24Если нижний вывод резистора 24 соединен с общей шиной, то напряжение на отводе дели теля (выходе 14) имеет вид, показанный на фиг. З, кривая 2. Для того, чтобы выровнять напряжение на выходах 13 и 14 блока 5 при отсутствии навходе 12 измерительного строба, ука-занный выше вывод резистора 24 подключен к источнику корректирующего напряжения Б, выполненному на резисторах 25 и 26 (сопротивлениеисточника не влияет на работу делителя, так как величина Кг ф Вг 1 г 4)Таким образом, на выходе 14 блока 5 формируется напряжениедиаграмма соторого представлена на фиг. З, )кривая 255В жС выхода линии 6 задержки снимается сигнал (фиг. З кривая 1 ), поступающий на первый вход компаратора 8 (задержанный на 1 д, по отношению к сигналу, действующему на втором входе компаратора) и на вход формирователя 7 строба компаратора. При уменьшении напряжения на выходе линии 6 задержки в момент времени С происходит срабатывание формирователя 7, на управляющем входе компарато. ра 8 появляется разрешающий потенциал, и он переходит в состояние " 1" (фиг. ЗА) вследствие соответствующего неравенства сигналов на его входах. В момент времени 1 , когда напряжения с выхода линии 6 задержки и выхода 14 блока 5 сравняются (фиг. 3) происходит обратное переключение компаратора 8, вызывающее переключение иэ "1" в "О" триггера 9 по его синхровходу.Таким образом, формируется срез выходного сигнала формирователя, характеризующего центр тяжести входного сигнала. Длительность Тц (фиг,З) является временной координатой центра тяжести сигнала, смещенной относительно начала измерительного строба на 1 адИмпульсы, поступившие на информационную шину 1 формирователя после окончаний измерительного строба, не вызывают изменения выходного напряжения интегрирующего каскада, так как замыкаются на общую шину через ограничительный резистор 18 и открытый ключ на транзисторе 19.В момент 1 происходит установка исходного состояния формирователя (сброс в "О" блока 5) очередным строчным синхроимпульсом.Введение в известное устройство связи первого выхода блока интегрирования с первым входом компаратора через линию задержки при соединении информационного входа блока интегрирования непосредственно с входом устройства позволяет повысить точность определения центра тяжести импульсов. Это обусловлено, во-первых, тем, что происходит интегрирование непосредственно входных сигналов без искажения их линией задержки. Во-вторых, использование делителя напряжения на два в блоке интегрирования позволяет легко учесть затухание сигнала в линии задержки и тем самым более просто и точно получить сигнал на входах компаратора, различающийся в два раЯг г фИИПИ %иран 4 иг 7 1129581 эа по скорости нарастания, В-третьих, пропускание сигнала с выхода интегратора через линию задержки обеспечиваЗаказ 9450/37, 07 Подписное. Ужгород. ул. Проектная, 4ет его малые искажения, поскольку внем не содержится высокочастотныхсоставляющих.