Асинхронный регистр сдвига

,Л 01119082 СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН З 51 С 11 С 19/00 Г: описдник изовритЕНИЯ"-, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Институт социально-экономических проблем АН СССР(56) . Авторское свидетельство СССР В 374663, кл. С 11 С 19/00, 973.2. Авторское свидетельство СССР У 728161, кл. С 11 С 19/00, 1980 (прототип)(54) (57) АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий ячейки, памяти, каждая из которых состоит из четырех элементов И-НЕ,причем первые входы первого и . второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра,а первые входы ее третьего и четвертого элементов И-НЕ - управляющим входом регистра, выход третьего элемента И-НЕ каждой ячейки памяти соединен со вторыми входами ее первого и второго элементов. И-НЕ, выходы которыхсоединены перекрестными связями с их третьими входами, выходы первого и второго элементов.И-НЕ последней ячейки памяти являются информационными выходами регистра, а выход ее четвертого элемента И-НЕ - управляющим выходом регистра, первые входы первого и второго элементов И-НЕ 1-й ячейки памяти соединены с выходами первого и второго элементов И-НЕ (1-1)-й ячейки памяти, где 1(1(п, и - разрядность регистра, а первые входы третьего и четвертого элементов И-НЕ -й ячейки памяти - с выходом четвертого элемента И-НЕ (1-1)-й ячейки памяти, о.т л и ч а ю щ и й с я тем,что,с целью упрощения асинхронного регистра сдвига,в нем каждая ячейка памяти содержит пятый и шестой элементы И-НЕ, причем входы пятого элемента И-НЕ каждой ячейки памяти соединены с выходами ее первого и второго элементов И-НЕ, а его выход - со вторым и первым входами соответственно четвертого и шес-того злемейтов И-НЕ, выход шестого элемента И-НЕ 1-й ячейки памяти соединен со вторым входом третьего элемента И-НЕ данной ячейки памяти и вторым входом шестого элемента И-НЕ (1-1)-й ячейки памяти, второй вход шестого элемента И-НЕ 1-й ячейки памяти соединены с третьим входом четвертого элемента И-НЕ О -1)-й ячейки памяти и выходом шестого элемента И-НЕ (1-й 1 ячейки памяти , третий вход четвертого элемента И-. НЕ 1-й ячейки памяти соегдийен со вторым входом шестого элемента И-НЕ (1+1)-й ячейки памяти и выходом шестого элемента И-НЕ ( +2).-Ф. ячейки памяти, причем выходы шес:того элемента И-НЕ первой и второй ячеек памяти являются дополнительными управляющими выходами регистра, а третий и второй входы соответственно четвертого и шестого элементов И-НЕ последней ячейки памяти являются дополнительными управляющими входами регистра.1119082 10 50 1Изобретение относится к автоматике и вычислительной технике,Известен асинхронный регистр сдвига, содержащий ячейки памяти, каждая из которых выполнена по схеме трехстабильного триггера на трех элементах И-НЕ, причем два выхода трехстабильнога триггера каждой ячейки соединены с двумя входами трехстабильного триггера следующей ячейки, а третий выход - с третьимЮ входом трехстабильнаго триггера предыдущей ячейки 1 1 3.Достоверность функционирования регистра обеспечивается только при определенном соотношении задержек его элементов, чта снижает надежность регистра и является его недостатком.Наиболее близким техническим решением к данному является асинхронный регистр, садеряащий ячейкипамяти, каждая из которых состоитиз четырех элементов И-НЕ, первый,второй и третий из которых образуюттрехстабильный триггер, причем первые входы первого и второго эле 25ментов И-НЕ первой ячейки памятиявляются информационными входамирегистра, а(первые входы третьегои четвертого элементов И-НЕ - управляющим входом регистра, выходы перво-З 0га и второго элементов И-НЕ последней ячейки памяти являютсяинформационными выходами регистра,а выход четвертого элементаИ-НЕ - управляющим выходом регистра, первые входы первогой второго элементов И-НЕ 1-йячейки памяти, где 1 (1(п,рязрядность регистра, соединеныс выходами первого и второго элементов И-НЕ (1-1)-й ячейки памяти,а первый вход третьего и четвертога элементов И-НЕ 1-й ячейки памяти - с выходом четвертого элементаИ-НЕ (1-1)-й ячейки памяти, выход 45третьего элемента И-НЕ каждбй ячейки памяти соединен со вторым входомее четвертого элемента И-НЕ, два входа первого и второго элементовИ-НЕ -й ячейки и третий вход еечетвертого элемента И-НЕ соединенысоответственно с выходами перваго,второго и четвертого элементов И-НЕ(1+1)-й ячейки памяти, а четвертыйи пятый входы четВертого элементаИ-НЕ 1-й ячейкипамяти - с выходамипервого и второго элементов И-НЕ(1+2) - й ячейки памяти 1 2). 2Достоинством регистра является егсвысокая надежность, обеспечиваемаядостоверным функционированием прилюбых величинах задержек его элементов, а недостатком - избыточность оборудования.Цель изобретения - упрощение регистра.С этой целью в асинхронном регистре сдвига, содержащем ячейки памятич. 1каждая из которых состоит из четырехэлементов И-НЕ, причем первые входы первого и второго. элементов И-НЕпервой ячейкипамяти являются информационными входами регистра, а первые входы ее третьего и четвертогоэлементов И-НЕ - управляющим входам регистра, выход третьего элемента И-НЕ каждой ячейки памятисоединен со вторыми входами ее первого и второго элементов И-НЕ, выходы которых соединены перекрестными связями с их третьими входами, выходы первого и второго элементов И-НЕ последней ячейки памяти являются инФормационными выходами регистра, а выход ее четвертого элемента И-НЕ - управляющим выходом регистра, первые входы первого и второго элементов И-НЕ 1-йячейки памяти (где 1(1(и, п - разрядность регистра) соединены с выходами первого и второго элементов И-НЕ (-1)-й ячейки памяти, а первые входы третьего и четвертого элементов И-НЕ -й ячейки памяти с выходом четвертого элемента И-НЕ(1-1)-й ячейки памяти , каждая ячейка памяти содержит пятый и шестой элементы И-НЕ, причем входы пятого элемента И-НЕ калцой ячейки памяти соединены с выходами ее первого и второго элементов И-НЕ, а его выход - с вторым и первым входами соответственно четвертого и шестого элементов И-НЕ, выход шестого элемента И-НЕ 1-й ячейки памяти соединен со вторым входом третьего элемента И-НЕ данной ячейки памяти и вторым входом шестого элемента И-НЕ ( 1-1)-й ячейки памяти, второй вход шестого элемента И-НЕ 1-й ячейки памяти соединен с третьим входом четвертого элемента И-НЕ (1-1) -й ячейки памяти и выходом шестого элемента И-НЕ (1+1)-й ячейки памяти, третий вход четвертого элемента И-НЕ 1-й ячейки памяти соединен со вторым входом шестого элемента И-НЕ (1+1)-й ячейки па3 1190 мяти и выходом шестого элемента И-НЕ (1+ 2)-й ячейки памяти, причем выходы шестого элемента И-НЕ первой и второй ячеек памяти являются дополнительными управляющими выходами5 регистра, а третий и второй входы соответственно четвертого и шестого элементов И-НЕ последней ячейки являются дополнительными управляющими входами регистра.10На фиг,1 приведена схема предложенного регистра; на фиг.2 - временная диаграмма его работы. Асинхронный регистр сдвига содер 15жит ячейки памяти 1, каждая из которых имеет первый 2, второй 3, третий. 4, четвертый 5, пятый 6 и шестой 7 элементы И-НЕ. Первые входыэлементов 2,3 являются информационными входами 8 9 ячейки 1, а выходыэтих элементов - ее информационнымивыходами 10,11. Первые входы элементов 4,5 являются управляющимвходом 12 ячейки 1, выход элемента5 - ее управляющим выходом 13. Выход элемента 4 соединен со вторымивходами элементов 2,3, выходы которых соединены с третьими входамидруг друга и входами элемента 6,30выход которого соединен со вторымвходом элемента 5 и первым входомэлемента 7, выход которого являетсядополнительным управляющим выходом14 ячейки 1. Второй вход элемента 7и третий вход элемента 5 являются 35дополнительными управляющими входами 15 и 16 соответственно ячейки 1.Входы 8,9,12 1-й ячейки 1 соединенысоответственно с выходами 10,11,13(1-1)-й ячейки 1, а входы 15 и 16 401-й ячейки 1 - с выходами 14 (1+1)-йи (1+2)-й ячеек . Информационные 8,9и управляющий 12 входы первой ячейки1 регистра являются .его информационными 17,18 и управляющим 19 входами соответственно, а информационные10,11 и управляющий 13 выходы егопоследней ячейки - его информационными 20,21 и управляющим 22 выходами соответственно. дополнительные уп 5равляющие выходы 14 первой и второйячеек 1 регистра являются его дополнительными управляющимивыходами 23 и24 соответственно, а дополнительныеуправляющие входы 5 и 16 соответственно последней ячейки - его дополнительными управляющими входами 25и 26,82 4Асинхронный регистр работает следующим образом,При напичии значения "1" на всех входах ячейки 1, последняя может находиться в одном из следующих трех устойчивых состояний (значения на выходах элементов 2 - 7)1"110 О" - информация в ячейке стерта, "01010" и "011010" - в ячейке записана информация, приМем если для четных ячеек одно из этих двух состояний соответствует единице, а второе - нулю, то для нечетных - наоборот,Запись информации с 1-ю ячейку 1 начийается в результате поступлени с выхода элемента 5- 1)-й ячейки 1 через ее выход 13 и вход 12-й ячейки 1 на вход элемента 4 последней значения 0, из-за чего на выходе этои и го элемента появляется значение 1 После этого на выходе одного из .эле- ментов 2 или 3 1-й ячейки 1 установится значение О, затем на выходе элемента 6 - значение "1"и наконец, на выходе ее элемента 7 - значение 0". Таким образом 1-я ячейка 1 перейдет из состояния "110101" в состояние "1011 О" или "О 1110".После этого в результате подачи значения "0" с выхода элемента 7 1-й ячейки 1 через ее выход 4 на вход 15(1 - 11-й ячейки 1. в последней происходит стирание информации. Прй этом сначала устанавливается значение "1" на выходе элемента 7( - 1)-Й ячейки 1, затем - значение. "0" на выходе ее элемента 4, далее на выходах обоих элементов 2,3 этой, ячейки установится значение 1после чего на выходе ее элемента 6 - значение "0" и, наконец, на выходе ее элемента 5 - значение "1", Последнее через выход 13 (1 - 1)-й ячейки 1 и вход 12 1-й ячейки 1, поступив на вход элемента 5 последней,вызовет появление на его выходе значения "0", если при этом на выходе14 (1+ 2)-й ячейки 1 имеется значе-. ние "1". Таким образом, 1-я ячейка окажется в состоянии "010 10" или "О 1010" и сможет передать информацию в (11)-ю ячейку 1,Состояние "1" входов 7, 18 регистра соответствует отсутствию информации, состояния "01" и "10" -наличию нуля и единицы соответственно, Значение "0" на входе 19 регист-.ра разрешает прием информации с еговходов 17,18.и должно устанавливаться не раньше чем установится состояние "01" или "1 О" последних. Значение "0" на выходе 23 регистра является "квитанцией о приеме им информации. По этой квитанции на входе 19 регистра может быть уста" новлено значение "1", а на входах 17,18 - состояние "11". Значение "1" на выходе 24 регистра разрешает установку значения 0 на его входе 19, при условии, что на его входе 2311 11 также имеется значение 1Состояние " 1 1 " выходов 2 О , 2 1 реги стр а соответствует отсутствию информации , состояния "О 1и "0 " - единице инулю , в соответствии с номером последней ячейки ре гистр а , состояние "ОО " на этих входах не возникает , Значение "0 " н а выходе 2 2 регистра разрешает считывание информации с е го выходов 2 О , 2 1 и устанавлив ае тся после появления со стоя ния "О 1 " или " 1 О " этих выходов . Значение "0" на входе 2 5 регистра я в- ляется квитанцией " о приеме информации с е го выходов . По этой квитанции" н а выходе 2 2 регистра ус т анавлив аетс я значение " 1 " , а н а выходах 20 , 2 1 - состояние " 1 1 " . Значение " 1 " на входе 26 регистра разрешает установку значения "0 " на е го выходе 2 2 , при условии , что на е гои н входе 25 также имеется значение 1Функционирование регистра пр про. хождении через. него последовательности 101 представлено временной диаграммой фиг.2. В исходном состоянии (такт В 0) информация во всех ячейках регистра стерта. Диаграмма построена. в предположении., что задержки всех элементов регистра равны Г . На входе 26 регистра, введенном в его состав для унифи- . кации входного и выходного интер 11 11 фейса , зафиксировано значение 1 разрешающее изменение значений наего выходе 22. Поэтому значения навходе 26 регистра в диаграмме. неприводятсяИз временной диаграммы видно, чтобыстродействие регистра (время между последовательными записями информации в регистр) составляет 26 т -если очередная запись происходит в О такте У 23, то следующая можетпроизойти не раньше, чем в тактеР 49. Пи этом минимальная длительность сигнала на входе 19 регистра(значение нОн на этом входе) состав ляет 5 , соответственно интервалмежду сигналами на этом входе (т.е.значение "1" на нем) составляет 21 Ф .Для сигнала на входе 25 регистраэти величины равны 6 ь и 20 Г соответственно.Из функционирования асинхронного регистра следует, что в про"цессе записи и последующего стирания информации в каждой его ячейке 25 памяти все элементы переключаютсяпоследовательно, Это обеспечиваетдостоверное функционирование регистра при любых величинах задержекего элементов.Предложенное техническое решение упрощает асинхронный сдвиговый региср по сравнению с прототипом, так как реализация предложенного .регистра требует более экономичных (двух и трехвходовых) элементов 35И-НЕ, чем реализация прототипа, требующая использования пятивходовыхэлементов И-НЕ. Оценивая сложйостьреализации суммарным числом входовэлементов, составляющих одну ячейку, 4 получим соответствено 15 у предложен"ного регистра, против 18 у известного регистра, что подтверждаетдостижение поставленной цели изобретения.,Тигор 74Подпиного комитета СССР 3/40, Тираж 5 ВНИИПИ Государствен по делам иэобрете 3035, Москва, Е(-35, каз 7 о иии и открытии Раущская наб. дППП "Патент", г.ужгород, ул.Проектная, 4