Устройство для загрузки данных

СОЮЗ СОВЕТСНИХшумьюаепекРЕСПУБЛИК А 1 0% (10 а) 4 С 06 Р 13/00 ЫЙ НОМИТЕТ СССР ТЕНИЙ И ОТНРЫТ ОСУДАРСТВЕННПО ДЕЛАМ ИЗОБРЕ ОПИСАНИЕ ИЗОБРЕТф ". , сс 7е;,уф".гфасс,.:. у ТВУ ТОРСКОМУ СВИ(56) Авторское свидетельство СССРЯс 629538, кл. С 06 Р 9/00, 1977.Авторское свидетельство СССРУ 1103236, кл. С 06 Р 9/46, 1984.(54) УСТРОЙСТВО ДДЯ ЗАГРУЗКИ ДАННЫХ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано в вычислительных системах для связи процессоров с внешнимиили запоминающими устройствами. Цельизобретения - сокращение количествавыходных каналов связей. Устройствосодержит регистр сдвига, три блокарегистров, элементы сравнения, И,ИЛИ. Новым в устройстве является использование элементов И, ИЛИ. Устрой-,ство обеспечивает совмещение процессов упорядочивания операндов по номерам и считывание их в полученном порядке в память вычислительной системы. 1 ил.Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах длясвязи процессоров с внешними или запоминающими устройствами. 5Целью изобретения является сокращение количества выходных каналовсвязи,На чертеже дана структурная схемаустройства, 10Устройство содержит регистр 1сдвига, первую, вторую и третью группы блоков регистров 2-4, блок элементов 5 сравнения, первую, вторую, третью, четвертую группы блоков элементов И 6-9, первый, второй, блоки элементов ИЛИ 10-12, первый, второй,третий, четвертый входы 13-16 устройства, перьый и второй выходы 17 и 18,устройства.20Устройство работает следующим образом.Принцип работы устройства основанна последовательной выборке операндов,25находящихся в регистрах 3, в соответствии с их порядковыми номерами и заключается в том, что производится поочередное сравнение порядковых номеров, записанных в регистрах 2, спризнаковыми частями всех операндов,и выбранные операнды последовательнозаписываются в регистры 4, откуда сзадержкой на один такт устройствапроизводится параллельно с записьюих последовательная выдача в памятьили микропроцессор вычислительнойсистемы. Через входы 15 на регистры 3 подаются операнды с приэнаковыми частя ми, представляющими собой порядковые номера операндов, В регистрах 2 (по входам 14) последовательно записаны номера операндов. Через вход 13 подается сигнал, записывающий "1" в пер вый разряд регистра 1 сдвига. Через вход 16 подается последовательность импульсов, которая осуществляет поразрядный последовательный сдвиг "1" до последнего разряда регистра 1. 50 При сдвиге " 1" на соответствующем выходе регистра 1 сдвига появляется сигнал "1". Этот сигнал разрешает подачу номера операнда из соответствующего регистра К через соответствующий блок элементов И 6 и блок элементов ИЛИ 10 на первые входы всех элементов 5 сравнения, На второй вход каждого из элементов 5 сравнения подается номер операнда из соответствующего регистра 3. На выходе того элемента 5 сравнения, на входах которого совпадают номера операндов, появляется сигнал, который поступает на второй вход соответствующего блока 7 элементов И и служит для него разрешающим сигналом. На первый вход каждого блока 7 элементов И поступает операнд, который проходит только через один соответствующий блок 7 элементов И и поступает на вторые входы всех блоков элементов И 8.Так как выборка операндов из регистров 3 проходит последовательно по номерам этих операндов, то на вторые входы блоков 8 элементов И поступает первый, потом второй, потом все остальные операнды в порядке, определенном значениями признаков, содержащихся в регистрах 3.Одновременно с поступлением на второй вход блоков 8 операнда на первый вход этого блока поступает разрешающий сигнал с выхода регистра 1 сдвига, что позволяет операнду поступить на вход 1-го (1=1,п) регйстра 4 и записаться в него. Сигнал с выхода +1-го разряда регистра 1 сдвига разрешает считывание операнда иэ х-го регистра 4 через -й блок элементов И 9 и блок элементов ИЛИ 11 на выход 18 устройства для записи в память или микропроцессор вычислительной системы. Когда последний операнд окажется записанным в и-м регистре 4 и сигнал с выхода и+1-го разряда регистра 1 сдвига разрешит его считывание в память, цикл работы устройства завершается, о чем свидетельствует сигнал на выходе п+1-го разряда регистра 1, который поступает на выход 17.В результате работы устройства неупорядоченная последовательность операндов, поступающих на входы 15 устройства, преобразуется в ряд операндов, записанных в регистрах 4 в соответствии со своими порядковыми номерами и выдаваемых в указанном порядке для записи в память вычислительной системы или микропроцессор.Формула изобретенияУстройство для загрузки данных, содержащее регистр сдвига, три группы блоков регистров, блок элементов1280639 Составитель В. Гудовскийедактор М, Недолуженко Техред Л.Сердюкова Корректор М. Лемчи каз 7068/55 ВНИИПИ Государстве по делам изобре 113035, Москва, Ж-ЗТираж 671нного комитета СССРтений и открытий5, Раушская наб., д. 4/5 одпи Производственно-полиграфическое предприяти Ужгород, ул ктная сравнения, две группы блоков элементов И, блок элементов ИЛИ, причемтактовый вход регистра сдвига подключен к тактовому входу устройства,выходы с первого по и (где и - числооперандов) регистра сдвига подключенык соответствующим первым входам блоков элементовИ первой группы, выходы которых подключены к соответствующим информационным входам блоков регистров первой группы, группа информационных входов устройства подключена к соответствующим информационнымвходам блоков регистров второй группы,первые выходы которых подключены к со 1соответствующим первым входам блоковэлементов И второй группы, выходы которых подключены к соответствующимвходам блока элементов ИЛИ, выходкоторого подключен к вторым входам 20блоков элементов И первой группы,вторые выходы блоков регистров второйгруппы подключены к соответствующимпервым входам блока элементов сравнения, выходы которых подключены ксоответствующим вторым входам блоковэлементов И второй группы, о т л ич а ю щ е е с я тем, что, с цельюсокращения количества выходных каналов связей, в него ьзедены третья ичетвертая группы блоков элементов Ии два блока элементов ИЛИ, причемгруппа входов номера операнда устройства подключена к соответствующимвходам блоков регистров третьей группы, выходы которых подключены к соответствующим первым входам блоков элементов И третьей группы, выходы которых подключены к входам первогоблока элементов ИЛИ, выход которогоподключен к вторым входам блока элементов сравнения, вторые входы блоковэлементов И третьей группы соединеныс соответствующими вторыми входамиблоков элементов И первой группы, вы-,ходы регистра сдвига с второго по и+1подключены к соответствующим первымвходам блоков элементов И четвертойгруппы, выходы которых подключены квходам второго блока элементов ИЛИ,выход кбторого подключен к информационному выходу устройства, выходыблоков регистров первой группы подключены к соответствующим вторым входам блоков элементов И четвертойгруппы, а последний выход регистрасдвига подключен к выходу "Конеццикла устройства",