Канал цветоразностных сигналов декодирующего устройства приемника секам

(191 01) 1) НО 44 ОПИСАНИЕ ИЗОБРЕТЕН ВИДЕТЕЛЬСТВУ АВТОРСНО 3450686/ 08,06,82 07.03,84 Б.Н, Хох 621,397Е 1 есг.-26, рис ко нен вог тре дин бло мут(21) (22) (46) (72) (53) (56) Бюл. 9 9лов088.8)гоМдце, 1981,5 (прототип). 2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) 1, КАНАЛ ЦВЕТОРАЭНОСТНЫХСИГНАЛОВ ДЕКОДИРУЮЩЕГО УСТРОЙСТВАПРИЕМНИКА СЕКИ, содержащий блок памяти, первый коммутатор и два цифроаналоговых преобраэователя, соединенных входами с выходами первогокоммутатора, при этом выходы первогои второго цифроаналоговых преобразователей являются выходами устройства,о т л и ч а ю щ и й с я тем, что, сцелью повышения точности фиксацииуровня черного, в него введены:блок управления, второй и третийкоммутаторы, логический блок и блоквыравнивания уровня черного, причемпервый вход блока выравнивания уровня черного является входом устройства, второй вход является входом стробирующих импульсов, третий вход, соединенный с третьим входом первогокоммутатора, является входом импульсов полустрочной частоты, а выходсоединен с первыми входами блока памяти, второго и третьего коммутаторов, блок памяти выполнен в виде.оперативного эапоминающего устройства, выход которого соединен с вторьюаи входами второго и третьего ммутаторов, выходы которых соедиы с первым и вторым входами перо коммутатора соответственно, тий вход второго коммутатора соеен с первым выходом логического ка, а третий вход третьего коматора - с вторым выходом логического блока, при этом первый вход логического блока соединен с первым входом блока управления и вход.м сигнала выключения цветности, второй вход логического блока - с вторым входом блока управления и входом строчного импульса, а третийфвход логического блока соединен с третьим входом блока управления и входом етробирующего импульса, четвертый вход блока управления является входом тактовой частоты, а его выходы соединены с входами управления блока памяти.2. Канал по п. 1, о т л и ч а ющ и й с я тем, что блок выравнивания уровня черного выполнен в виде дво" ичного сумматора и постоянного эапоминавзцего устройства, выход которого соединен с первым входом сумматора, а вход управления считыванием - с выходом элемента И, первый вход которого является третьим входом блока выравнивания уровня черного, а второй вход - его вторым входом, при этом второй вход сумматора и его выход являются соответственно первым входом и выходом блока выравнивания уровня черного.Изобретение относится к технике цветного телевидения, в частности к декодирующим устройствам цветных те"евизоров и видеоконтрольных устройств.Наиболее близким к предлагаемому 5 по технической сущности является канал цветоразностного сигнала декодирующего устройства приемника ГЕКАМ, содержащий блок памяти, .вход которого является входом устройства, 30 а выход соединен с первым входом коммутатора, второй вход которого соединен с входом устройства, а пер вый и второй выходы соединены с входами первого и второго цифроаналого вого преобразователей, выходы которых являются выходами устройстваГ 1).Недостатком известного канала является низкая точность фиксации уровня черного в канале цветоразностных сигналов декодирующего устройства приемника СЕКАМ.Цель изобретения - повышение точности фиксации уровня черного в канале цветоразностных сигналов декодирующего устройства приемника СЕКАМеУказанная цель достигается тем,что в канал цветоразностных сигналов декодирующего устройства приемника СЕКАМ, содержащий блок памяти, первый коммутатор и два цифроаналоговых ппеобразователя, соединенных входами с выходами первого коммутатора, при этом выходы первого и второго цифроаналоговых преобразователей являются выходами устройства, введени блок управления, второй и тре тий коммутаторы, логический блоки блок выравнивания уровня черного, причем первый вход блока выравнива ния уровня черного является входом устройства, второй вход является входом стробирующих импульсов, третий вход, соединенный с третьим входом первого коммутатора, является д 5 входом импульсов полустрочной частоты, а выход соединен с первыми входами блока памяти, второго и третьего коммутаторов, блок памяти выпоЛ- нен в виде оперативного запоминающего устройства, выход которого соединен с вторыми входами второго итретьего коммутаторов, выходы которых соединены с первым и вторым входами первого коммутатора соответственно, третий вход второго коммутатора соединен с первым выходом логического блока, а третий вход треть-, его коммутатора " с вторым выходом логического блока, при этом первый вхсщ логического блока соединен с фО первым входом блока управления и вхо- дом сигнала выключения цветности, второй вход логического блока - с вторым входом блока управления и входом строчного ийЬульса, а третий 65 вход логического блока соединен стретьим входом блока управления ивходом стробирующего импульса, четвертый вход блока управления является входом тактовой частоты, а его выходы соединены с входами управленияблока памяти.Кроме того, блок выравнивания уровня черного выйолнен в виде двоичного сумматора и постоянного запоминающегоустройства, выход которогосоединен с первым входом сумматора,а вход управления считыванием - свыходом элемента И, первый вход которого является третьим входом блока выравнивания уровня черного, авторой вход - его вторьм входом, приэтом второй вход сумматора и его выход: являются соответственно первымвходом и выходом блока выравниванияуровня черного.На фиг. 1 представлена структурнаяэлектрическая схема канала цветоразностных сигналов декодирующего устройства приемника СЕКАМ; на фиг.2 -то же, блока выравнивания уровнячерного,Канал цветоразностных сигналов(фиг. 1) содержит блок 1 выравнивания уровня черного, первый коммутатор 2, первый и второй цифроаналоговые преобразователи (ЦАП) 3 и 4,второй и третий коммутаторы 5 и 6,блок 7 памяти, блок 8 управления илогический блок 9.Влок выравнивания уровня черного(фиг 2) содержит постоянное запоми,нающее устройство 10, сумматор 11 иэлемент И 12.Работа канала заключается в следующем,Сигнал цветности, прошедший аналоговый корректор высокочастотныхпредыскажений. продетектированныйчастотным детектором, подвергнутый.назкочастотным предыскажениям и преобразованный в цифровую форму, поступает на первый вход блока.1 выравнивания уровня черного. Данный вход"ной сигнал представляет собой чередующиеся по строкам цветоразностныесигналы, уровни черного в которыхразличны ввиду различия частот покоянемодулированных поднесущих сигналовцветности. В блоке 1 выравниванияуровня черного происходит выравнивание укаэанных уровней путем прибавления через строчку к одному из цветоразностных сигналов постоянногочисла, соответствующего разностиуровней черного в выходном сигналечастотного детектора и хранящегося впостоянном запоминающем устройстве(ПЗУ) блока 1 выравнивания уровнячерного, При поступлении на его второй вход стробирующего импульса информация на выход проходит без изменения независийо от значения сигнала на третьем входе.Блок 7 памяти выполняет две функции. Прежде всего он преобразует одну чередующуюся последовательность сигналов Е и Е 8 в две одновременные последовательности без перекрестных искажений. Кроме того, блок 7 па мяти обеспечивает формирование площадок фиксации уровня черного, положение которых по отношению к цветораэностным сигналам не зависит от нестабильности частотного детектора10 Частота тактовых импульсов должна быть такой, чтобы при целом, недробном числе ячеек блока 7 памяти обеспечивалась задержка точно на 64 мкс. Если, например, выбрать тактовую частоту, равную частоте немодулированной поднесущей сигнала П(4,25 ИГц), то требуемое число ячеек памяти, равное числу периодов тактовой частоты, вмещающемуся на интервале строки, составит 272. Сигнал тактовой частоты может одновременно использоваться и для формирования площадок фиксации уровня черного. Чтобы сформировать площадку фиксации, опор ный сигнал цветности во время строчных или кадровых гасящих интервалов . вводится во входной сигнал.Рассмотрим работу предлагаемого канала для случая, когда опорный сигнал замещает принятый во время обратного хода по полям. Тогда на второй вход элемента И 12 (фиг. 2) и иа третий вход логического блока 9 должен подаваться кадровый импульс. В интервале гашения по полям второй 35 коммутатор 5 (фиг. 1) находится в положении 1, а третий коммутатор 6 Переводится кадровым гасящимимпульсом, поступакщим на его третий вход, в прложение 2, В результате цифровой 40 сигнал, соответствующий опорной частоте 4,25 ИРц, поступает через первый коммутатор 2 на оба .цифрбаналоговне преобразователи 3 и 4 и одновременно на вход блока 7 памяти. 45 Блок управления весь период обратного хода по кадрам поддерживает в блоке 7 памяти режим записи и направляет поступающую информацию в одни и те же ячейки памяти, в котоРых за" 50 писывается двоичное слово, соответсиующее уровню черного в сигнале Вй , Во время прямого хода по полям режим работы блока 7 памяти меняется. На обратных ходах по строкам гасящий строчный импульс переводит второй коммутатор 5 в положение 2. В результате выход блока 7 памяти оказывает.ся соединенным собоими входамн первого коммутатора 2. Одновременно блок 8 управления поддерживает. на 60 обратном ходу по строке блок 7 памяти в режиме считывания информации, сохраняя тот же адрес, по которому про изводилась запись опорного сигнала на обратном ходу по нолю. Поэтому 65 во время .обратных ходов по строкам на выходах устройства поддерживаются уровни аналогового сигнала, соответствующие уровню черного в сигнале Е , Благодаря цифровому методу обработки сигнала эти уровни стабильны, не содержат переходных процессов и не зависят от быстродействия уст-. ройства и величины паразитных связей. В интервалах прямого хода по строкам коммутаторы 5 и б поддерживаются в положениях 1. При этом на первый вход первого коммутатора 2 информация поступает непосредственно с входа блока 7 памяти, а на второй - с его выхода.Чтобы обеспечить задержку информации на 64 мкс, удобно применить двухтактовый режим работы блока 7 памяти, При этом в первой половине каждого такта, когда сигнал управления равен логической единице, происходит считывание информации из ячейки памяти, а во второй половине такта сигнал управления равен логическому нулю, что соответствует режиму записи новой информации в эту же ячейку. Поэтому при включении устройства, когда блок 7 памяти еще не заполнен, осуществляется последовательная запись поступающей информации в ячейки памяти. После возвращения к первой ячейке происходит сначала считывание информации, заложенной в ячейку на предыдущей строке, а лотом запись вместо нее новой информации, В результате достигается необходимая задержка информации на строчный интервал, Первый каамутатор 2, управляемый меандром полу- строчной частоты, обеспечивает разделение сигналов Ей и Ев два выходных канала. Когда прийимается черно-белая программа и Е=О, Режим работы второго и третьего коммутаторов 5 и б меняется, На обратном ходу по кадрам второй коммутатор 5 поддерживается в положении 1, а третий коммутатор 6 - в положении 2 независимо от наличия строчных импульс. сов. На прямом ходу по кадрам второй коммутатор 5 переводится в положение 2, а третий коммутатор б в положение 1 опятьтаки независимо от ;наличиястрочных импульсов. Для обес.печения рассмотренного режима работы блока памяти служит логический блок 9.Отметим теперь дополнительное преимущество предлагаемого устройства, которое может быть реализовано благодаря цифровому методу обработки сигнала. Из 272 периодов выбранной в качестве примера тактовой частоты 4,25 ИГц, соответствунщих строчному интервалу51 период приходится на обратный ход по строке, когда блок 7 памяти должен обеспечивать считы 1078670ванне опорного сигнала. Поэтому дляобратного хода достаточно испольэовать одну и ту ле ячейку памяти иих общее количество сокращается с273 до 222 (221 ячейка для записитекущей ииФормации и 1 ячейка для 5записи опорного сигнала). Чтобы реализовать это преимущество, во времявсего обратного хада по строке блок 7 памяти поддериивается в реииме считывания инФормации.Таким образом,. использование изобретения по сравнению с прототипом обеспечивает существенное повыщенне точности Фиксации уровня черного, Кроме того, предлагаемый канал моает бать легко выполнен в виде единой интегральной схемы.. Уигород акая 988/55 ВНИИПИ Ро ио делам 1 дЗОЗ 5, Носк ЕЮЮЕеюаююеаЕафаюмааееаеаЧЕ Филиал ЦПП Пат