Резервированное трехканальное устройство

Номер патента: 1069204

Авторы: Алдабаев, Диденко, Конарев, Николенко, Ручинский

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 10/00; 6 06 Г 11 20 5(5 Ц Н ЕТЕНИ ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙИ ОТНРЫТИЙ ОПИСАНИЕ ИЗОБ А ВТОРСНОМУ СВИДЕТЕЛЬСТ(71) Научно-производственное объединение по системам автоматизированного управления(56) 1. Авторское свидетельство СССР562822, кл. 6 06 Г 11/00, 1975.2. Авторское свидетельство СССР506859, кл. 6 06 Г 11/00, 1973.3. Авторское свидетельство СС СР546886, кл. 6 06 Г 11/ 20, 93 (прототип).(54) (57) 1. РЕЗЕРВИРОВАННОЕ ТРЕХКАНАЛЬНОЕ УСТРОЛСТВО, содержащее в каждом канале резерируемый вычислительный блок, контрольный выход которого подключен к блоку контроля данного канала, выход которого соединен с соответствующими управляющими входами восстанавливающих блоков каждого канала, выходы которых являются информационными выходами устройства, отличающееся тем, что, с целью упрощения и повышения надежности, оно содержит генератор импульсов, и в каждом канале буферный запоминающий блок, формирователь адреса, мажоритарный блок и элемент И, каждый выход генератора импульсов соединен с синхронизирующим входом формирователя адресов одного из каналов, адресные выходы формирователя адреса каждого канала соединены с соответствующими входами мажоритарных блоков канала, а выходы переполнения - с соответствующими входами элементов И двух других каналов, выход элемента И каждо 801069204 го канала соединен с нулевым установочным входом формирователя адреса данного канала, выход мажоритарного блока в каждом канале является адресным выходом устройства и соединен с вторым адресным входом буферного запоминающего блока, второй информационный вход которого является информационным входом устройства, второй информационный выход буферного запоминающего блока каждого канала соединен с соответствующими информационными входами восстанавливающих блоков всех каналов, а первый адресный вход и информационные вход и выхбд буферного запоминающего блока каждого канала соединены соответственно с адресным выходом, информационными выходом и входом резервируемого вычислительного блока данного канала.2. Устройство по п. 1, отличающееся тем, что буферный запоминающий блок содержит первый и второй дешифраторы, первый и второй коммутаторы, первые и вторые элементы памяти, информационные входы которых соединены с первым информационнымвходом блока, управляющие входы - с соответствующими выходами первого дешифратора, а выходы через второй коммутатор - с вторым информационным выходом блока, информационные входы первых элементов памяти соединены с вторым информационным входом блока, управляющие входы - с соответствующими выходами второго дешифратора, а выходы через первый коммутатор - с первым информационным выходом блока, первый адресный выход которого соединен с адресными входами первых дешифратора и коммутатора, а второй адресный вход - с адресными входами вторых дешифратора и коммутатора.11Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах при повышенных требованиях к их надежности.Известно трехканальное мажоритарно- резервированное устройство, содержащее в каждом канале резервируемый блок, соединенный с блоком контроля, мажоритарный элемент и элемент И 1,Известно также резервированное устройство, содержащее в каждом канале резервируемый блок, мажоритарный элемент контроля, восстанавливающий орган и элемент И )2.069204 510 2кайале является адресным выходом устройства и соединен с вторым адресным входом буферного запоминающего блока, второй информационный вход которого является информационным входом устройства, второй информационный выхол буферного запоминающего блока каждого канала соединен с соответствующими информационными входами восстанавливающих блоков всех каналов, а первый адресный вход и информационные вход и вьход буферного запоминающего блока каждого канала соединены соответственно с адресным выходом, информационными выходом и входом резервируемого вычислительного блока данного канала.50 55 11 аиболее близким по технической сущности к изобретению является резервированное трехканальное устройство, содержацс в каждом канале резервируемый вычислитсльный блок, контрольный выход которо; о подключен к блоку контроля данного ка,.ипа, выход которого соединен с соответ.гвуюшими управляющими входами восстаиавл вающих блоков каждого канала, выходы которых являются информационными вь холами устройства 13.Недостатком всех упомянутых устройств является то, что их функционирование возможно только при синхронной работе резервируемых вычислительных блоков каждого каила. Осуществление же синхронизации ,.,клу ними требует больших аппаратурных затрат. Кроме того, при синхронной работе резервируемых вычислительных блоков воздействие помехи приводит к формированию ,нжной информации во всех трех каналах, ак как в момент воздействия помехи все они осуществляют обработку одной и той же информации.Цель изобретения - упрощение и повышение надежности.Поставленная цель достигается тем, что рез, рвированное трехканальное устройство, одержагцее в каждом канале резервируемый вычислительный блок, контрольный выход которого подключен к блоку контроля ланного канала, выход которого соединенсоответствующими управляющими входами восстанавливающих блоков каждого канала, выходы которых являются информационными выходами устройства, содержит генратор импульсов, и в каждом канале буферный запоминающий блок, формироватсл адреса мажоритарный блок и элемент И, каждый выход генератора импульсов соединен с синхронизируюшим входом формирователя адресов одного из каналов, адресные выходы формирователя адреса каждого канала соединены с соответствующими входами мажоритарных блоков каждого канала, а выходы переполнения - с соответствующими входами элементов И двух других каналов, выход элемента И каждого канала соединен с нулевым установочным входом форМирователя адреса данного канала, выход мажоритарного блока в каждом 15 20 25 30 35 40 Кроме того, буферный запоминающий блок содержит первый и второй дешифраторы, первый и второй коммутаторы, первые и вторые элементы памяти, информационные входы которых соединены с первым информационным входом блока, управляющие входы - с соответствующими выходами первого дешифратора, а выходы через второй коммутатор - с вторым информационным выходом блока, информационные входы первых элементов памяти соединены с вторым информационным входом блока, управляющие входы - с соответствующими выходами второго дешифратора, а выходы через первый коммутатор - с первым информационным выходом блока, первый адресный вход которого соединен с адресными входами первых дешифратора и коммутатора, а второй адресный вход - с адресными входами вторых дешифргтора и коммутатора.На фиг, 1 представлена структурная схема устройства; на фиг. 2 - функциональная схема буферного запоминающего блока; на фиг. 3 и 4 - примеры реализации соответственно формирователя адреса и восстанавливающего блока.Устройство (фиг. 1) содержит резервируемые вычислительные блоки 1, блоки 2 контроля данного канала, буферные запоминающие блоки 3, формирователи 4 адреса, элементы И 5, мажоритарные блоки 6, восстанавливающие блоки 7 и генератор 8 импульсов, входь 9, выходы 10 и 11. Буферный запоминающий блок (фиг. 2) содержит первые коммутатор 12 и дешифратор 13, первые элементы 14 памяти, вторые элементы 15 памяти, вторые дешифратор 16 и коммутатор 17,Формирователь адреса (фиг. 3) содержит счетчик 18 и элемент НЕ 19.Восстанавливающий блок (фиг. 4) содержит элементы И-НЕ 20 - 22 и мажоритарный элемент 23.Устройство работает слелующим образом, В соответствии с единой циклической программой каждое резервируемое вычислительное устройство 1 обменивается информацией с объектом управления через1069204 3буферное запоминающее устройство 3 своего канала.При этом резервированное вычислительное устройство 1 каждого канала независимо одно от другого устанавливает последовательность адресов и соответствующую этим адресам информацию, поступающих соответственно на первые адресный и информационный входы буферного запоминающего блока 3. В буферном запоминающем блоке 3 по установленным адресам происходит запись информации в выбранные первым дешифратором 13 вторые элементы 15 памяти и чтение выбираемой первым коммутатором из первых элементов 14 памяти информации, поступающей на первый информационный выход буферного запоминающего блока 3. 15При отказе резервируемого вычислительного блока 1, например первого канала, на соответствующий управляющий вход восстанавливающего блока 7 каждого канала поступает сигнал от блока 2 контроля, В восстанавливающем блоке 7 этот сигнал поступает на один из входов элемента ИНЕ 20.Обмен информацией между объектом управления и буферными запоминающими блоками 3 происходит следующим образом.В каждом канале под действием импульсов генератора 8, поступающих на синхронизирующий вход формирователя 4 адреса, счетчик 18 увеличивает свое содержимое на единицу, что приводит к установке на адресном выходе формирователя 4 очередного адреса, а после прекращения действия предыдущего импульса до появления очередного на выходе элемента НЕ 19 появляется импульс, стробирующий установленный адрес. Сформированный формирователем 4 данного канала адрес после мажоритирования с адресами двух других каналов в блоке 6 поступает на второй адресный вход буферного запоминающего блока 3 и на адресный выход 11 устройства. По установленному адресу информация с объекта управления через вход 9 устройства поступает на второй информационный вход буферного запоминающего блока 3, в котором записывается в выбранный вторым дешифратором 16 первый элемент 14 памяти. По этому 1 ке адресу происходит чтение из выбираемого вторым коммутатором 17 второго элемента 15 памяти информации, поступающей через второй информационный выход буферного запоминающего блока 3 на соответствующий информационный вход восстанавливающих блоков 7 каждого канала.В блоке 7 информация проходит через соответствующие элементы И-НЕ 20 - 22, мажоритируется элементом 23 и через выход восстанавливающего блокапоступает на выход 10 устройства.При сбое формирователя 4 адреса в одном из каналов в конце цикла производится обнуление этого формирователя путем подачи сигнала на его нулевой установочный вход с элемента И 5 этого же канала, на входы которого поступают сигналы переполнения с выходов счетчиков 4 адресов двух других каналов.Этим обеспечивается обмен информацией между объектом, управления и буферными запоминающими блоками 3 в каждом цикле по единому начальному адресу.Предлагаемое устройство отличается от известных тем, что не содержит аппаратных средств, предназначенных для синхронизации работы резервируемых вычислительных блоков, а также повышенной достоверностью функционирования, так как одновременное воздействие помехи на все каналы не приводит к ее искажению из-за того, что в один и тот же момент времени резервируемый вычислительный блок каждого канала производит обработку различной информации, Искаженная информация при этом восстанавливается двумя другими каналами.1069204 др Аа иехрФх. Нулевой уст. Ь Фиг 5 Рн 4 О.Уых Упр ФАо Сос Техр Тира И Государс делам изо Москва, Ж П Патент, тавитель А, Конареед И. Вересж 7 Ю Корректор М. ДПодписноеСССРиид. 4/5роектная, 4 чик твенного комитета бретений н откры - 35, Раушская наг город, ул. П Уж едактор А. Шандораказ 11077/58ВНИИПпо13035,филиал ПП полнениЯ

Смотреть

Заявка

3310887, 30.06.1981

НАУЧНО-ПРОИЗВОДСТВЕННОЕ ОБЪЕДИНЕНИЕ ПО СИСТЕМАМ АВТОМАТИЗИРОВАННОГО УПРАВЛЕНИЯ

АЛДАБАЕВ ГЕННАДИЙ КОНСТАНТИНОВИЧ, ДИДЕНКО КОНСТАНТИН ИВАНОВИЧ, КОНАРЕВ АНАТОЛИЙ НИКОЛАЕВИЧ, НИКОЛЕНКО ВЛАДИМИР НИКОЛАЕВИЧ, РУЧИНСКИЙ АНАТОЛИЙ АНТОНОВИЧ

МПК / Метки

МПК: H05K 10/00

Метки: резервированное, трехканальное

Опубликовано: 23.01.1984

Код ссылки

<a href="https://patents.su/5-1069204-rezervirovannoe-trekhkanalnoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Резервированное трехканальное устройство</a>

Похожие патенты