Матричное вычислительное устройство

1024910 второй входы первой ячейки дополнительной строки подключены к входам нулевого сигнала устройства, первый вход первой ячейки первой строки и пятый вход Й-ой ячейки дополнительной строки подключены соответственно к первому и второму управляющим входам устройства, четвертые входы ячеек первой строки и М-го столбца подклю-чены соответственно к выходам соот. ветствующих элементов И третьей и вта рой групп пятые входы ячеек М-го столбца подключены к выходам соответствующих элементов ИЛИ группы.2. Матричное вычислительное устройство по и. 1, о т л и ч а ю щ е е. с я тем, что каждая ячейка содержит Изобретение относится к вычислительной технике и может быть использовано для построения матричных устройств деления и умножения в специализированных вычислителях и быстро действующих ЭВИ.Известно матричное устройство для выполнения операции умножения двоичных чисел, содержащее матрицу ячеек, каждая из которых включает однораз"О рядный сумматор и элемент И 1 .Недостатком известного устройства для умножения являются ограниченные функциональные возможности, так как устройство позволяет выполнять толь" ко умножение в прямых кодах.Наиболее близким к изобретению по технической сущности является матричное вычислительное устройство для. выполнения деления, содержащее матри 20 цу ячеек из и строк и л столбцов, при" чем первый, второй, третий и четвертый входы ячейки 1-ой строки, 1-го столбца , соединены соответственно с. первым выходом ячейки 1"ой строки, -1)"го столбца, вторым выходом ячейки (1"1)-ой строки, 1-го столбца, третим выходом ячейки 1-ой строки (1+1)"го столбца и четвертым выходом ячейки (1-1)-ой строки, Ц+1)-го столбца, 30 первый вход ячейки 1-ой строки первого .столбца соединен с третьим выходом ячейки (1-1)-ой строки первой строки одноразрядный сумматор, элемент ИСКЛОЧАЮЩЕЕ ИЛИ и элемент И, причемпервый вход ячейки соединен с первымвыходом. ячейки и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,второй входкоторого соединен с выходом элемента И, выход элемента ИСКЛОЧАЮЩЕЕ ИЛИсоединен с первым входом сумматора,второй вход, выход суммы, вход переноса и выход переноса которого соеди"иены соответственно с четвертым входом, четвертым выходом, третьим входом и третьим выходом ячейки, первыйвход элемента И соединен свторымвходом и вторйм выходом ячейки, второй вход элемента И соединен с пятым входом и,пятым выходом ячейки,первого столбца, первый выход ячейки1-ой строки и-го столбца соединен стретьим входом ячейки 1-ой строкии-го столбца, вторые входы ячеек первой строки являются входаьи делителяустройства, четвертые входы ячеек пер"вой строки и и"го столбца являютсявходами делимого устройства, третьивыходы ячеек первого столбца являютсявыходами частного устройства, четвертые выходы ячееки-ой строки являются выходами остатка устройства (11,п;е 1,п),Ячейка содержит одноразрядныйсумматор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,причем первый вход ячейки соединенс первым выходом ячейки и первым входом элемента ИСКЛОЧАЮЩЕЕ ИЛИ; второйвход которого соединен с вторым входом ячейки, а выход соединен с первымвходом сумматора, второй вход кото"рого соединен с четвертым входомячейки, а выход суммы, вход переносаи выход переноса соединены соответственно с четвертым выходом, третьимвходом и третьим выходом ячейки 1 2Недостатком известного устройстваявляется ограниченность функциональных возможностей, т,епри дайномнаборе ячеек и связей между нимивыполняется только одна арифметическая операция " деление двоичных чисел в прямых кодах,Целью изобретения является расширение функциональных возможностей за счет реализации операций деления и умножения.Поставленная цель достигается тем, что устройство, содержащее матрицу ячеек из й строк и й столбцов, пер-. вый вход и-ой ячейки каждой строки (и 2,3,,М) подключен к первому выходу (и)-ой ячейки этой же строки, второй вход и-ой ячейки каждого столбца подключен к второму выходу (и"1)-ой ячейки то же столбца, третий вход 1-ой ячейки каждой строки (1=1, 2, ,й) подключен к третьему выходу (+1)-ой яцейки этой же строки, четвертый вход каждой ячейки каждой строки, за исключением ячеек первой стро" ки и М"го столбца, подключен к четвертому выходу яцейки предыдущей строки последующего столбца, третий вход каждой ячейки М-го столбца подключен к первому входу этой же ячейки,вторые входы ячеек первой строки соответст-. венно подключены к входам первого операнда устройства, четвертые выходы ячеек й-ой строки являются выходами младших разрядое результата устройства, содержит группу элементов ИЛИ, первую, вторую и третью группы З 0 элементов И и дополнительную строку из М ячеек, причем первый вход и-ой ячейки дополнительной строки подключен к первому выходу (и" 1)-ой ячейки этой же строки, второй вход и-ой ячейки З 5 дополнительной строки подключен к четвертому выходу (и)-ой ячейки первого столбца, третий вход 1-ой ячейки дополнительной строки подключен к третьему. выходу (+1)-ой ячейки той 40 же строки, четвертый вход-ой ячейки дополнительной строки соединен с тре" тьим выходом 1-ой ячейки первого столбца и первым входом 1-ого элемента И первого столбца, выход которого соединен с первым входом (+1)-ой ячей ки первого столбца, третий и четвер" тый входы М"ой ячейки дополнительной строки соединены соответственно с первым выходом этой же ячейки и третьим 50 выходом й"ой ячейки первого столбца, пятый вход "ой ячейки каждой строки, подклниен к. пятому выходу (+1)"ой ячейки этой же строки, первые входы элементов И первой, второй и третьей 55 групп, элементов ИЛИ группы подключены к первому управляющему входу устройства, вторые входы элементов ИЛИ группы подключены соответственнок вторым входам элементов И третьейгруппы и входам старших разрядов пер"вого операнда устройства, вторые входы элементов И второй группы подключены соответственно к входам младшихразрядов первого операнда устройства,четвертые выходы ячеек дополнительнойстроки являются выходами старших разрядов результата устройства, первыйи второй входы первой ячейки дополни".тельной строки подключены к входамнулевого сИгнала устройства, первыйвход первой ячейки первой строки ипятый вход й-ой ячейки дополнительнойстроки подклюцены соответственно кпервому и второму управляющим входам,четвертые входы ячеек первой строкии й-го столбца подключены саответст"венно к выходам соответствующих элементов И третьей и второй групп, пятые входы ячеек й-го столбца подключены к выходам соответствующих элементов ИЛИ группы.Кроме того, каждая ячейка содержитодноразрядный сумматор, элемент ИС"КЛЮЧАЮЩЕЕ ИЛИ и элемент И, причемпервый вход ячейки соединен с первымвыходом ячейки и первым входом элемента, ИСКЛЮЧАЮЩЕЕ ИЛИ, второй входкоторогО соединен с выходом элементта И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИсоединен с первым входом сумматора,второй вход, выход суммы, вход пере"носа и выход переноса которого соединены соответственно с четвертымвходом, четвертым выходом, третьимвходом и третьим выходом ячейки,первый вход элемента И соединен свторым входом и вторым выходом ячейки, второй вход элемента И соединенс пятым входом и пятым выходом ячейки.На фиг,1 приведена структурнаясхема матричного вычислительного устройства; на фиг.2 - функциональнаясхема ячейки,Матричное вычислительное устройство содержит ячейки 1, элементы И 2, элементы И 3, элементы ИЛИ 4, входы операндов 5 и 6, выходы 7 результата, управляющие входы 8 и 9, Ячейка 1 содержит одноразрядный сумматор 1 О, элемент И 11, элемент ИСКЛОЧАЮЩЕЕ, ИЛИ 12, первый вход 13, первый выход 14, второй вход 1, второй выход 1 б, третий. вход 17, третий выход 18, четвертый вход 19, четвертый выход 20, пятый вход 21, пятый выход 22, матриц.ное вы чи спи тельное устрой ство оперирует только с мантиссами прямых ко"дов операндов., Для формирования эна"ка результата, если это необходимо,используют еще один элемент ИСКЛОЧАЮЩЕЕ ИЛИ, входы которого должныбыть подключены к знаковым разрядамоперандов.Управление матричным вычислительным устройством осуществляется черезвходы управления 8 и 9, При делениина входы 8 и 9 подают код "10", апри умножении " код "01".Матричное вычислительное устройство работает следующим образом.При делении на входы 5 поступают(2 Й-.1) разрядов мантиссы делимого, ана входы 6 - (Й) разрядов мантиссыделителя. Причем на вход 6, подключенный к ячейкам 1 первого столбца, 20подают сигнал логического "0", а наостальные входы 6 " соответствующиеразряды мантиссы делителя, В связис этим, делимое, по отношению к де"лителю, вступает в операцию пРедварительно сдвинутым на один разрядвлево.Так как на входе 8 присутствуетединичный сигнал, то в первой строкематрицы из сдвинутого делимого вычи" 30тается делитель, В дальнейшем операция деления выполняется по алгоритму без восстановления остатка. Вц"читанию из очередного остатка делителя соответствует суммирование до"полнительного кода делителя,Предполагается, что делимое и де"литель нормализованные дроби, причемделимое меньше делителя, в противномслучае делимое по отношению к делите" 4 О лю на разряд влево не сдвигается, Навход 5 первого элемента И 2 подаютпервый сигнал, тогда выход 7, подключенный к четвертому выходу первойячейки 1 дополнительной строки, является выходом сигнала о том, что частное больше или равно единице, а(Й) разрядов частного снимают счетвертых выходов остальных ячеек 1дополнительной строки,При умножении на входы 5 подаютЙ разрядов мантиссц множителя, а навходы .6 " Й разрядов мантиссы множи-.мого. Умножение выполняется, начинаясо старших разрядов множителя. Мантисса произведения в 2 Й разрядов формируется на выходах 7 устройства,При делении (на входах 8 и 9код."10") элемент И 11 открыт сигналом единичного уровня на входе 21ячейки 1 и на его выход поступает битс входа 15, При умножении элементы И11 управляются разрядами множителя,а элементы ИСКЛОЧАЮЩЕЕ ИЛИ 12 за счетналичия нулевого сигнала на входе 13ячейки 1 выполняют функции повторителей,Наличие в ячейках 1 дополнительной строки элементов ИСКЛЮЧАЮЩЕЕ ИЛИне обязательно,Таким образом, за счет незначи.тельного увеличения оборудования су"щественно расширяются функциональныевоэможности устройства. Кроме деления и умножейия, предлагаемое устрой"ство позволяет выполйять сдвиги в сто"рону младших разрядов, а наличие дополнительной строки ячеек 1 предоставляет широкие возможности для.организации различных видов округления.