Устройство для контроля мажоритарных блоков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 02 11 .С, 06 Е 11/18; 6 РИЙИСАНИЕ ИЗОБРЕТЕНИ аксимованов ОСУДАРСТВЕННЫЙ НОМИТЕТ СССГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСМОМУСВИДЕТЕПЬСТ С 21) 3371156/18-24С 22) 23,12.81(53) 684.325 (088.8)С 56) 1. Авторское свидетельство СССР% 451994, кл.Ц 06 Р 11/00, 1973.2. Авторское свидетельство СССР(прототип),С,54) (57) УстРОЙстВО длЯ кОнтРО-ЛЯ МАЖОРИТАРНЫХ БЛОКОВ, содержа-"щее генератор тактовых импульсов, соединенный первым выходом с первым вхо, дом первого элемента И и первым входомсумматора по модулю два, второй входкоторого соединен с вдсодом первого.элемента И и первым. входом реверсивного распределителя, а выход - с вторым входом реверсивного распределителя,выходы которого подключены к соответст.вующим входам шифратора; выходы шифратора соединены с соответствующимивходами мажоритарного блока, выходкоторого подключен к первому иходу компаратора, второй вход которого соединенс вторым выходом генератора тактовыхимпупьсов, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности контроля, в него введены вторыеэлементы И, элементы ИЛИ, элементы 30;,101538 ЗАПРЕТ, элементы задержки, элемент НЕ и первые и вторые счетчики,. сумми)руюшие входы первых счетчиков подклю. чены к выходам соответсгвукнцих вторых элементов И и входам первого. элемента ИЛИ, выход которого подключен к входу первого элемента ЗАПРЕТ, первые входы вторых элементов И подключены соответственно к первому, второму и третьему выходам шифратора, а вторые входык выходу компаратора, выходы первых счетчиков подключены к суммирук)щим входам соответствующих вторых счетчиков и к входам второго элемента ИЛИ, .выход которого .соединен с первым вхо,дом третьего элемента ИЛИ и с запрещающими входами первого, второго и третьего элементов ЗАПРЕТ, выход первого элемента ЗАПРЕТ соединен с первым входом четвертого элемента ИЛИ и через первый элемент задержки - с входом третьего элемента ЗАПРЕТ и с вторым входом четвертого элемента ИЛИ, выход которого подключен к входувторого элемента ЗАПРЕТ, выход которого соединен через элемент НЕ с входом первого элемента И, а выход третьего элемента ЗАПРЕТ через второй элемент задержки подключен к второму входу третьего элемента ИЛИ, выход которого соединен с входами установки нуля первых счетчиков.Изобретение относится к вычислительной технике в частности к устройствамконтроля логических схем, и может бытьприменено для контроля приборов системавтоматического управления. 5Известно устройство для контроля мажоритарных схем, содержащее генератортактовьх импульсов, соединенный выходом с входом элемента И, компаратор,первый выход которого является выходом 1 Оустройства, а входы которого соединеныс соответствукацими выходами шифратора, и счетчик импульсов Г 1.Устройство позволяет контролироватьмажоритарные схемы, фиксируя сам факт 15неисправности, но обладает низкой достоверностью контроля, так как выдача сигнала неисправности производится послеоднократного анализа.Наиболее близким к предлагаемому20по технической сущности является устройство для контроля мажоритарныХ блоков, содержащее генератор тактовыхимпульсов, соединенный с элементомИ, компаратор, первый выход которого 25является выходом устройства, а входысоединены с соответству 1 ощими выходами шифратора, счетчик импульсов, соединенный с сумматором по модулю два,реверсивным распределителем и узлом З 0сброса 23,Недостатками данного устройстваявляются его низкие функциональныевозможности, так как устройство не позволяет определить по какому входу неис 35правен мажоритарный блок, а также нйзкая достоверность контроля, проявляющаяся в том, что в прецессе работы происходит накопление счетчиком, сигналов ошибки, в результате чего за неисправностьмажоритарного блока принимается трехкратный сбой устройства при разных коМ- бинациях сигналов. на входах мажоритарного блока.Цель изобретения - повышение .досто 45верности контроля мажоритарных схеми расширение функциональных возможностей устройства.Поставленная цель достигается тем,что в устройство для контроля мажоритарных блоков, содержащее генератор50тактовых импульсов, соедийенный первымвыходом с первым входом первого элемента И и первым входом сумматора по модулю два, второй вход которого соединенс вьаодом первого элемента И и первым 55входом реверсивного распределителя, авыход с вторым входом реверсивного. распределителя, выходы которого подключены к соответствукщим входам шифратора, выходы шифратора соединены с соответствующими входами мажоритарногоблока, выход которого подкпючен к первому входу компаратора, второй вход которого соединен с вторым выходом генератора тактовых импульсов, введены вторые элементы И, элементы ИЛИ, элементы ЗАПРЕТ, элементы задержки, элементНЕ и первые и вторые счетчики, суммирузюшие входы первых счетчиков подключенык выходам соответствуквцих вторых эле- фментов И и входам первого элемента ИЛИ,выход которого подключен к входу первого элемента:ЗАПРЕТ, первые входы вторых элементов И подключены соответственно к первому, второму и третьему выходам шифратора, а вторые входы - к выхо-.ду компаратора, выходы первых счетчиков подключены к суммирующим входамсоотввтствуюцих вторых счетчиков и квходам второго элемента ИЛИ, выходкоторого соединен с первым входом третьего элемента ИЛИ и с запрещающимивходами первого, второго и третьегоэлементов ЗАПРЕТ, выход первого элемента ЗАПРЕТ соединен с первым входом четвертого элемента ИЛИ и черезпервый элемент задержки - с входомтретьего элемента ЗАПРЕТ и с вторымвходом четвертого алемента ИЛИ, вькодкоторого подключен к входу второго элемента ЗАПРЕТ, выход которого соединен через элемент НЕ с входом первогоэлемента И, а выход третьего алементаЗАПРЕТ через второй алемент задержкиподвпочен к второму входу третьегоалемента ИЛИ, выход которого соединен.с входами установки нуля первых счетчиков,На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит генератор 1 тактовых иьшульсов, компаратор 2, первый. элемент И 3, реверсивный распределитель 4, сумматор 5, шифратор 6, мажоритар;. ный блок 7, вторые алементы И 8, первые счетчики 9, первый алемент ИЛИ 10, третий элемент ИЛИ 11, второй элемент ИЛИ 12, четвертый элемент ИЛИ 13, вторые счетчики 14, первый, второй и третий элементы ЗАПРЕТ 15 - 17 соответственно второй элемент 18 задержки, первый алемент 19 эадеркки, выходы 20 - 22 вторых счетчиков и элемент НЕ 23.Счетчики 9 и 14 служет для подсчета числа отказов мажоритарного блока 7,89 4И 8 запишет о "1 в первый и второй счетчики 9 и через элементы ИЛИ 10, ЗАПРЕТ 15, ИЛИ 13 и ЗАПРЕТ 16 снимет сигнал с выхода элемента НБ. 2 одновременно поступаяна вход эпементЫ 19 задержки; Элемент И 3 закрывается по одному из икодов и сумматор 5 выдает сигнвд на второй вход .распределителя 4 импульсов,.который вновь перекпючится нв первый канал, Далее устройст, во будет работать квк на.цервом такте работы. По истечении третьего такта четвертым тактовым, импульсом. шифратор 6 вновь включит 1 и 2 канал мажоритарного бпока и начнется второй цикл проверки. Если на выходе мажоритарного бпо- ка 7 сигнап вновь будет отсутствовать, то : второй сигнал ошибкис выхода коьшараторв 2 через элементы И 8 первого и второго канала запише.т.еще поф 1. в.первый. и,второй счетчики 9, на выхоДах которьй появится сигнап переподнения, Данный сигнал через эпементы ИЛИ 12 и 11 обнулит счетчики 9, одновременно записывая 1" в счетчики 14 перво 1 о и второгоканалов и закрывая по запрещающемувходу эдементы ЗАПРЕТ 15-17. Сигла, :лы, появившиеся на выходах элемента ИЛИ 10 и эдементв 19 заде 9 жки, будутбпокированы, поэтому следукюппк тактовым импульсом генератора 1 шифратор 6вюпочит для проверки второй канал мажо,ритарного бпока 7, как при нормальной рабхге мажоритарного блока.Если же на втором цикле проверки . мажоритарный блок выдаст сигнал исправности, то к концу 4-го такта сигнвд с выхода элемента 19 эапержки поступит на вход элемента 18 задержки и через открытый элемент ЗАПРЕТ 16 вновь закроет элемент И 3, перекдючвя шифратор 6 вновь на первый квнад мажоритарного бпокв. На пятом такте вновь будет проверяться 1 канал. По истечении 8-го такта шестым тактовым импульсом генератора 1 шифратор 6 опять вкдючит 1 и 2 канагра и начнется третий циид проверки манвритарного бпокв 7. Если на данном цикле мажоритарный блок 7 вновь подтвердит свое исправное состояние, то появившийся к концу б-го,такта. импульс на выходе элемента 18 задержки через элемент ИЛИ 11 обнулит счетчик 9, а пер, вый сигнал ошибки будет принят зв сбой. .Есди же на третьем цикле проверкимажоритарный бпок будет неисправен, то сигнал ошибки с выхода компаратора 2 через элементы И 8 цещого и второго каналов заищет вторую 1, цереполняя 3 .10153причем счетчик .9 подсчитывает число . -откаэов за один цикл проверки мажоритарного бпокв, а счетчик 14 - за весьпериод. Элементы 18 и 19 задержкислужат для задержки жадных сигнадовна время, равное двум тактам генератора 1 импульсов,Устрой:тво работает сдедующим образом,Перед работой устройство должно быть йприведено в исходное состояние, при котором счетчики 9 и 14 обнулены (цепи обнуления,на чертеже не показаны), в навыходе элемента НЕ 23 присутствуетвысокий потэнцию Открывиспжй эпементИ 3 по первому входу. Первый тактовыйимпульс .генератора 1 через открывгщйси элемент И 3 поступает на вход реверсивного распредедителя 4, с первкъ канада которого дифратором 6 формируется 2 впервый такт,:,тестового набора - вкдючается первый канал мажоритарного бпокв 7,в также открывается по первому входуэдемент И 8 первого канала.При правильной работе мажоритарнйй 25блок 7 не выдает сигнвпа и компарвтор2 отсутствием сигнала на своем выходеподтвеацавт правильность работы макоритврного бпока 7, при этом элементИ 3 остается открытым, а сумматор ЭОВ по модудв два закрыт, так квк наего,обоих входах присутствуют высокие. потенциалы с генервтьрв 1 и элементаИ 3.Во время действия второго тактовогоивацаьса шифратором 6 формируетсявторой такт теста, при. котором включаются 1 и 2 каналы мажоритарного бпока 7 и открываются по одному из входов эдемента И 3 первого и в-.орого ка,нада, Аналогичным образом формируютсяпоследукиае такты тестового набора,.причем иа 3-ем твкте видючается 2 ка- .ивп мажоритарного бпока 7, на 4-оми3 канады, ив 8-ом - 3 каивд йнв 6-ом -4,1 и 3 каналы.При неисправном мажоритарном бпокэ7 устройство работает сдедуюаим образом.Предположим, например, что имеетсянеисправность типа обрыв в 1-ом канаде мажоритарного бпока 7, На второмтвк 1"е шифратор 6 вкдючвет 1 и 2 каналымажоритарного бпокв 7 и открывает поодному иэ входов элементы И 8 первогои второго канада, а сигнала на высодеЯмажоритарного бпока 7 нет, На выходекомцарвтора 2 появится сигнал ошибки,который через открыаниеся элемент5 101 8389 б счетчики 9 первого и второго каналов первого канала, и на его выходе появисьи устройство будет работать вьпаеописан- ся сигнал .переполнения, указываквпий ноным образом. мер неисправного канала мажоритарногоПри входной комбинации, соответствую- блока 7. В двух других счетчиках 14 шей 6-му такту нормальной работы уст- з будет записано по ф 1". В том случае, ройства, когда будут провертъся 1 и 3 если у,макоритарной схемы неисправно каналы мажоритарного блока, ситуация пов- более 1 канала,. то сигнал переполне. торяется с той лишь разницей, что будут ния будет присутствовать на выходах открыты по одному из входов элеман- всех трек счетчиков 14. ты И 3 первого и третьего каналов. Сит 1 ф Таким обрезом, благодаря введению нал неисправности с выхода компаратора новых элементов .и логических связей 2 будет поступать на вход первого и удается повысить достоверность контротретьего счетчика 9, а к концу цикла . ля мажоритарных блоков, исключив на; проверки данной входной комбинации вто, копление сигналов ошибки при разныс рая "1" будет записана в счетчик 14 1 ф входных комбинациях на входах блока.1 ЬСоставитив В. МаксимовТехред Ж.Кастелевич Корректор С. Ше Тираж 706 Поди ВНИИПИ Г РЕпо делам изобретений и Отщзытий 113038, Москва, Ж, Раушская е б., д. 4 ПП "Патент, г. Ужгород, уа. Проектная, 4