Следящая система

ОПИСАНИЕИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М. Кп 16 18 ки к 19 05 В 13/О оеуявретвенный к СССР оо делим изобре и открытий,03,83, Бюллетень М 9 88.8 ) Да публикования описания 07 . 03 .83(71) Заявител 4 ) СЛЕДЯЩАЯ СИСТЕЫ в м 10 5 2 Изобретение относится к автома-. тическому управлению, может найти применение при управлении объектами, подверженными воздействию как параметрических, так и внешних возмущений.По основному авт. св. Р 642676 известна следящая система, содержащая последовательно соединенные блок формирования сигнала ошибки и блок дифференцирования, выходы которых подключены к входам коммутатора, суммирующий усилитель и последовательно соединенные исполнительный орган и объект, первый выход которого подключен к первому входу блока формирования сигнала ошибки, выпрямитель, первый синхронный детектор, пороговый элемент, функциональный преобразователь и переключатель, входы которого подключены к выходам функционального преобразователя, блока формирования сигнала ошибки, блока дифференцирования и коммутатора, а выходы - к входам суммирующего усилителя, выход которого через пороговый элемент соединен с первым входом первого синхронного детектора, второй вход которого соединен с выходом выпрямителя, а выход - с входом исйолнительного органа, связанногосвоим вторым выходом с входом функционального преобразователя, причемпервый вход выпрямителя соединен спервым входом объекта, а второйход - со вторым входом блока форирования сигнала ошибки 1,Недостатком известной системыявляется ее низкое быстродействие.Попытки увеличить быстродействиесистемы с помощью известных приемовприводят к резкому сокращению области устойчивости системы.Целью изобретения является повышение быстродействия системы.Поставленная цель достигаетсятем, что в системе дополнительно установлены компаратор и последовательно соединенные блок сигнатуры,инвертор, второй синхронный детектор, блок памяти, сумматор, третийсинхронный детектор и второй переключатель, выходы которого соединены с шестым и седьмым входамисуммирующего усилителя, выход коммутатора соединен с управляющимивходами первого и второго переклю- .чателей через блок логики, первыйвход компаратора соединен с выходоминвертора, второй вход - со вторымВыхОДОм и с по 1 И т ець н О ГО ОР 1 сс,;ВЫХОД ЧРЗ с 1 ЗЕРТНР СИНХРОННЫЙдетектор сос.дин со втор.м входомблока логики, вход блока снатурысО .Дйе 1 ен с выхОДОМ блОка фОрмкрОВсС;ня сигнала оп:ибки и Вторым ВходомВТОРОГО СРХРОННОГО ДТЗКТОРа, аВыхОД сО Вторыми ВхОДами .ммстопси четвертого синхроного де.ктора,выход коммутатора соедРНен с: управлЯюЩР 1 м вхОДом блока псмяти и 1 тОРец 1входом третьего синхронного дтектора,Н а ч е Р ге жс. и Р и В е Де 1 с ф У н к и 01 а 1 -ная схема системы.Система содержит объек г 1 урсел -ния,исполнигельный орган 2 с нелкнеййой характеристикои т па "нась; -1щение , бгок 3 форм;:Ования с;Г;алаОшибки, ДПФ)ерЦРато.:, 4, суммРу;. 1:иусилРтель 5, коммутт Ор 6 ньр;м 1 - 2 Гтель 7, первый СРхро 1;Р 1,с:т:ктор 8,пороговы 1 элемпт 9, функ;ко;ал :ыигРеобразонатсль 10, первый 1 Второйпереключатели 11 11 1 блок 13 с гпатуры, инвертор 14, н "орой, ".:Ии четвертый си:хронны детктсрь;15 - 17, блок 18 гс;1 гг, сум затор .1компаРатоР 20, блок 1 логик:,зДстчик 22 Входного Во гейстеия:атчк2 3 Обратои сВ 513 РО. Зых 01 н Ойсигнал блока 21 логики, " - "ходнос:Воздейс гние,- сие 11,.1.; О 11: бкк,Е - СРГс 2 ПРО 1 З ВОПОЙ СЕ 1 алаошибки, , - ток упраипнк 1 Спол -нительного органа, 5 - сигп 1. у", ан-.,35леия порогового элмснта,ходной сигнал 1-го блока,- ьыхо -ной сигнал коммутатора б,- н.ХОДной сигнал синхронного дтектора 17.Системса работает следу)еЦ 111 Об -разом,40Прк вклочении системы В работудатчик 23 подает входное ВоздействиеХ на Вт-рые входы блока 3 формирования сигнала ошибки и выпрмктеля 7,.На первые входы указаНых блоковпоступает сигнал, пропорциональныйрегулируемой координате, с датчика23 обратной связи, установленного наобъекте 1, На выходе блокаформируется скгнал Е ошибки Сстем,1. 5;Сигнал Е гостуает па входы дкфференциатора 4, блока 13 сРГпатурсскнхронного детектора 15, ко"утатора б и перек.пючателя 11, 11 с Выодифференциатора 4 формируется си - ,;нал, пропорцкональньй производе 10 Й От сРе нала ОВибки систВ, Скгнал С поступает на соответсвую ИВходы коммугаторса б и Г 1 реключатс. -ля 11, На выходе коммуатора б форми: 1,руется сигнал 7 В виде лРГИ сскогоО, при зьполпеИи сидую;кх усло- вий 2 = 0 гри с. 55 1 Д.: 5, "," - 1 с.КотО ы1 ОРОГОВые зна -С. 1 И 51 О П Р Е Д Е Л и Ющ И Е Г Р с НИЦЕОбЛаСТИн фазовом пространстве системы. Блок 13 скеатуры определяет знак сигнала ОНсзкРи формирует на своем выходе с;Гнал .1 = 59 п Е В виде нсрялеИ 5 1:РОЛОРЦРОальнОГО знаку сиг пала 1:ИбР с Сигнал .,8 с выхода 0 ока 13 сигнатуры поступает на оди Из нходсн сумматора 19 и на Вход иньртор. 14 Р: ам инвертируетсл, Нс Выход 1 Вертора 14 формиру 1 я сиг ал с)., --- 59 пС В виде :1 пряжекЯ сс знаком, обратным знаку игла ошибкР Г , Сигнал 0.,Рподастся на првее входы синхронногодетктора 15 и компаратора 20. СинхРОнпи.й детектор 15, ОсуществлЯющийумое 1;1 на пак, рализует опеРаВпрсОж 1 И сигналов 03 = Е иЦ. --9 и и на его выходе 4 орми.)у."ся с 11 Г 11 л з,с = б ( 5Яп с ).с:кг;ал О.бпоступает на вход блока18 пам, ",1, о е запоминается и нао еизход :е проходит потому, чтон; у:ан 55 юцкй вхоц блока 18 Гамяти;:ут Выхсдной сигнал коммутато а С) = О, На Входы сумматора 19ц.с;ступюг сигналы и ), , а на Го н.,:х",ц формируется сгйал, рави,:; 74 с с- , = 5 пЕ т е, сиг;а.;,. Ц,опорциональный знаку сигнала01 ибки, СРгал И,9 г 10 ступает на пеР пьп Вход синхронного детектора 16, :;С Ц 5 Е.15 ПНЦЕГО УМНОЖЕНИЕ На ЗНаК, Си:яри 1 детектор 1 б реализует о; " аэкю перемножения сигналов 2=059 пГ, На Выходе синхронно- .О,зтк гора 16 формируется сигнал с 46 =2 О =О 59 пЕ . Сигнал О пос 9 6 тус.г на сигнальный вход коммутатора 12, Выходные сигналы которого подаюгся на соответствующие входы су.мкруюцего усилителя 5. Выходной сигнал коммутатора б с. = 0 поступает гак же на первый вход блока 21 логики.Ток управления 1 исполнительного о, ана поступает на вход функционального преобразователя 10 и на второй Вход компаратора 20. Вид функцио.ального преобразования Оо: 1(1) 1 РОбРсзователем 10 ВыбираетсЯ В заВисимости ог характеристик объекта 1 упраьления наличкя и вида внешнихИ ПарЯМЕТРИЧЕСКИХ ВоэмуЩЕНИЙ И ТРЕбо - наний к характеристикам системы, В ,росте 1 цем случае преобразователь 10 может иметь пропорциональную харак-,еристику с коэффициентом пропорциоальностк равным единице, т.е. его ньходной сигнал, т,е.з 4, =, Сигнал 3 поступает на соответствующий вход -о "еркоючателя 11. на Второй вход компара 1 ора 20 поступает сигнал 04 в ниде напряжения со знаком, обратным знаку сигнала ошибки с. Системы.На выходе компаратора 20, осуществляющего сравнения входных сигналов О 1 И (ч по релейному закону, формируется сигнал О в . 0 в том слу 2 очае, если О 1 а в )ч, Оо, где Оо - постоянная уставка, зависящая от пара 5 метров объекта 1 управления и требований к характеристикам системы,Сигнал О поступает на один из вхо дов синхронного детектора 17, на второй вход которого поступает сигнал 01 с выхода блока 13 сигнатуры. Синхронный детектор 17, осуществляющий умножение на знак, реализует операцию перемножения сигналов О 1 =:(дп Е и 020= 0 и на его выходе формируется 15 сигнал= О 2 О = 0 (9 пЕ. Сиго 13нал Ч поступает на второй вход блока 21 логики, на первый вход которого подается сигнал 7 с выхода коммутатора б. На выходе блока 21 логики, 20 реализующего итеративное логичес- - кое управление вида =2(У+Я ), формируется сигнал 253=2 (Ч+Я)= О 0 зип 1+ 0) 05(си+ 0(05 сРЕ+ Я=0 Если в процессе работы системы на З 0 выходе блока 21 логики Формируется низкий потенциал (,т,е, логический сигнал "0"), то на выходной сигнал блока логики воздействует на переключатели 11 и 12 таким образом что1 35 на входы усилителя 5 поступают сигналы Е, Е и постоянная уставка О(Ь со знаком, соответствующим знаку сигнала Е , что обеспечивается синхронным детектором 15. При этом усилитель 5 су ,ирует указанные сигналы 40 со своими весовыми коэффициентами и на выходе усилителя 5 формируется сигнал Йа выходе блока 21 логики в этомслучае формируется сигнал т,е. сигнал логической единицы, который исчезнет лишь при появлении навыходе коммутатора б сигнала 20,После появления на выходе блока21 логики сигнала ц = 1 переключатели 11 и 12 коммутируют сигналы 016,Е и (Ч таким образом, чтобына вход усилителя указанные сигналыпоступали с новыми весовыми коэффициентами, и на выходе усилителя формируется сигнал611 с Кс 1;О 1 с..йпщхпах Цгдах пах ф +х О 1 1 4пбп и 1 и пцп тип где 1 К . , 1 О . и Ъ .выбираются из требовайий к характеристикам системы, в ча"тности, 1, может бытьпниравен нулю.Сигнал Ч поступает на пороговый элемент 9, где сравнивается с некоторой пороговой величиной Ч, которая в частном случае может быть равна нулю, С выхода порогового уст ройства сигнал О 9 поступает на вход синхронного детектора 8, на второй вход которого поступает сигнал О с выхода выпрямителя 7, Синхронными детектор 8, осуществляющий умноже ние на знак, реализует операцию перемножения сигналов ОВ и О 9 , Пока сигнал Ч больше величины М, на исполнительный орган 2 действует разгон Яющий фоРсиРУющий сигнал Оэ=Ы ах(Е), 65 где д - максимальное значение коэфахфициента передачи выпрямителя 7. При 1(Ч срабатывает пороговый элемент 9 и на исполнительный орган 2 поступает тормозящий сигнал О 8=-Ыи, (Е), В этом случае система отрабатывает входное воздействие в сторону уменьшения ошибки Е, до тех пор, пока не будут выполнены условия )Е" и )Е(4 Е. В этом случае на выходе коммутатора б формируется сигнал Е в виде логической единицы,т.е.Ф- В"2 = 1 при (2)(Е)4 ЕПри этом на входы блока 21 логики, блока 18 памяти и синхронного детектора 16 подается сигнал 2 = 1. На выходе синхронного детектора 16 формируется сигнал О Ь=Е 019=1 бмпЕ, А сигнал 016 на выходе синхронного детектора 16 меняет знак постоянной уставки, что приводит к изменению знака сигнала О 9 на выходе поро" гового элемента 9 и на входе исполнительного органа 2, Одновременно в блоке 18 памяти по сигналу 2 = 1 происходит запоминание значения сигнала 016 = Е (,- з си МНа выходе блока 21 логики формируется сигнал р 2(у,р):фзбн(и+10 зЯсиЕ "("г Мй При уменьшении сигнала разности 01 - (ч ниже постоянной установки , срабатывает компаратор 20 и ФормиРУет на своем выходе сигнал 02 о =1 (при О 1.1- (ч(Оо), На выходе синхронного детектора 17 формируется сигнал2 131 з 20 13 д(6):фз 1 иЕ+фэ 1 и 8 ФэTсМ "8, 100 301()ЗапозееЗое блоком 16 амяти значение сигнала 0 -(".(-3(с 6) в момент.")перехода состояия системы т условий (1 ) к ,словиям (,) содержит информацию о величине отклонения СИГИалсос С. В ЭТОТ МОМС Е 1 Т ЕЗЕ)ЕМЕЕИ ОТ ЗНаЧЕНИЯ СИт НаЛа ЕГРЕДПИСаННОГ( и 0 су с л 0 13 и Я м и 0 Р ма т ь и О и Г) а б 0 т ы с, .с .Г с" мы. Такое отклонение может быть вт;звано на практике различными 1:рич;Зна- ).с) ми. В первую очередь к ним относятся ВаЕэиа:ии параметров Объс.кта 1 уГЕ)ав.- ления, например, часто встречающий- С:Я На ПРактИКЕ СЛУстай НЕКОЕ т.)0)1 ИРУЕ- мого изменения валчины активного 26 (зоЕротивления управл 5 кщеи обмотки дВИГВТС.Лг ИСГО 1 НИ 1(ЗЛ 1(ЗГО ОЕ)ГаЗСЗ 2 В С 31 ЕД С 1 В И (Э Е СЗ са Г р с.: В а, ЗС рОМ 0 Г 0 Г 0 ГТКЛЙН С)с 1:1 Е рса 3111301 О З ссн ЕЕил СИГ - нала Е от:редписапого может быть 13 3 В с Н 0 В Н С.:И Н и М И с 3З .1 УР Е31 М И,Ц С и -ст 1 (ь:11 11 а объс) 1: т -..Е)ст в ) с 1)и т ВЗ(зз(ЗД : 3;с1 лич.1;(рс.1 ис.гс. И 11 31 ДЗЕ т За(ЗЬ 31 Х1 ЗЕс)Ьс . т. 1 ЕС К ИЗ ь И )3 СЕ)НЕК (У(ЗЕ 1;,; Е:,3,: С.(. ". С 3 МЕ цэ 1;Е . О 1 Етрт ) 1,. (31 И И 1(:1 Ч г ЧтО 5 Б 5 я( "с Ст б(.:3 ,СЗ,)1330, 1(.Ж( .),;ЕЗ 1, -1 М.5( ПР(С)ЦОЗ(ет)115 ст РР Ч(, с ОЕВОСти СИС:тСМЕВ Ной .,)гОЛНСЕишй 53и 1 "(6"С.1)сс 3;ЗипсЕСТ В " у.":Ьс.)")С. с 9 С 1 а.ОЕЕ-НЫМ СИГ)аЛОМ (3, З 1 т ХО, С С)УММатоРс19 формируется сиг;1:; (.).)(3 =- Е.65 с)" 33 Е - (т (-В(с ) Г. ) В(.ссу с З(Е)т,управления.ПрЕДЛсЗЕаЕЕ 15 С 10 ГС) с:313,.с . Нс)1проверены в лабораторньх ус)Овияхпутем макетиров;Зттия, .,Е)ет езтрм )с, -1 ес твл 5 злгЯ ПРи ПУЗи тс 1 ьнс и са г,)ец.:)51 корНЫХ ОбМОТОК ЗЗСЗК 1 роЛВИ 1 г Лт-иИСПОЛНИтЕЛЕ 1 ЫХ Си Гс)НОВ 2. В И ЭВЕ " -ной системе ТЕко:; а рев триг;(,дит 1:потере усто 1(зино(, 3, цтНРЕ,тьбСЛЕЕ ЕЗЫСРЕСЗПЕС( ГЗ(цтС т:(-1 Г )1 Е ьа(:я 13 с:истеме, тем меньшийнс 1 с)ев ЯЕ;оРНОобмотки визиваетиотерю устоичивости системы. В пред)1 а 1 а(ыои систее В В(дене кОррек -ЦИ ЕЗС)Ис 1 ИЕЕ С 1 с.сЛс) О ПРЕЗВОДИТ Куо.:С)йсВОИ ЕабатЕ СИС:ЕМЫ ужЕ ЧЕрЕЭ2-.) робных цикла.Р,Ес)ЛОГИЧНЕЗ ЗффЕКт ЦОЛУЧаЕтСЯ,0(.:ли на коррекцию сигнала О.6 возложнт, ФУНКЦИИ НаотРОйЩИКа 13 аитУЧЕго ( по кри(ериям быстродействия и,стой ивости ) положения в фазовомпространстве системы линии переклюс т С. 1 И 51,Таким образом, указанные вышеотличительные осооечности позволяют примерно на 3,5: повысить быстродействие данной системы, по сравнению с изв"стной, сохранив ту же)сли.)кое к гредельному, особенно всзу ае наличия некоетролируемых01)зе)Ех и параметрических возыуще -Н И 1;13 ертор, второй синхронный детектор,б:ок амвти т сУмматоР, тРетий синх,.о:)нт(й детектор и второй переклю:;31 езь, выходы которого соединеныс .Ос;1,м и седьилу 3 Входами суммирующс)Г( уСИЛИтЕЛя, ВЫХОД КОММутатОрас(;Оинеи с управляющими входами пер 3 ГС т ТОРОГО ГЕЕРЕКЛЮ:атЕЛЕй ЧЕРЕЗ,.01, логики, первый вход компаратора)ХОД - СО ВТОРЫМ ВЫХОДОМ ИСПОЛНИсл: ного органа, а выход через четс 1 Г;3; СИЗХРОННЫй ДЕт(ЭКТОР СОЕДИНЕНь ГО).;.и Входом блока логики, вход:ЛК 1 СИГНатУРЫ СОЕДИНЕН С ВЫХОДОМбо(а формирования сигнала ошибки иь "Ор 1 м ВхОдОм Второго сиехрОезного. с:тектора, а выход - со вторыми вхосчьЗт сумматора и четвергого син -.:рон ого детектора, выход коммута -ОРс. сООЗРНен с УпРсэвл 51 юшим ВХОДОМОь 1:амяти и вторым входом третьесинхронного детектора.Источ)к 3 информа пни,Зт)ИНЕТЫ(3 ВО ВНИМаНИЕ ПРИ ЭКСПЕРТИЗЕАь". ор кое свидетел ство ССС.Г642676, к.т:. С) 05 В 1302) 1977100301 б Составитель Н.Нефедовава Техред М.Коштура Корректор М Коста дактор Т.Куг Филиал ППП "Патент", г. ужгород, ул, Проектн з 1548/29 Тираж В ВНИИПИ Государстве по делам изобре 113035, Москва, Ж, Подпиг ноеа СССРтийд, 4/5 гного комитеений и открРаушская на