Устройство для отладки программ

(51)5 0 06 Г 11/2 ГОСУДАРСТВЕННЫ(ПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ОМИТЕТОТКРЫТИЯМ ТЕН бласти выыть испольпрограмм х вычислио времени, аеай(СУ ОПИСАНИЕ ИЗОБ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР М ":213482, кл. 6 06 Г 11/28, 1986.Авторское свидетельство СССР М 962945, кл. 0 06 Г 11/28, 1982, (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРО- ГРАММ Изобретение относится к о числительной техники и может б зовано при отладке специализированных цифровы тельных систем (СЦВС) реально Цель изобретения - расширение области применения,На фиг,1 изображена структурная схема устройства; на фиг.2 - схема коммутатора 16; на фиг.3 - схема блока формирования адреса; на фиг.4 - схема блока формирования данных; на фиг.5 - схема блока опроса условий прерывания.Устройство содержит первую схему 1 сравнения, вторую схему 2 сравнения, регистры 3,4, эталонов данных и адреса, регистр 5 задания режима, первый 6, второй 7, третий 8 и четвертый 9 элементы И, элемент ИЛИ 10,. преобразователь 11 последовательного кода в параллельный, блок 12 формирования данных (БФД), блок 13 формирования адреса (БФА), блок 14 опро(57) Изобретение относится к вычислительной технике и может быть использовано при отладке программ сг:,ециализированных цифровых вычислительных систем реального времени, Цель изобретения - расширение области применения, Это достигается за счет систем, реализующих отлаживаемые программы, не обеспечивающих доступ отладочных средств к параллельным каналам обмена информацией и позволяющих подключение к последовательным каналам, что приводит к повышению производительности работы по отладке программного обеспечения вычислительных систем, 5 ил. са условий прерывания (БОУП), переключатель 15 каналов (ПК), коммутаторы 16-18, входы чтения и записи 19, 20 устройства, первый 21, второй 22 информационные входы устройства, адресный вход 23 устройства, вход 24 начальной установки и выход 25 прерывания устройства.Коммутатор 16 содержит первый 26 и второй 27 элементы 2 - 2 И - ИЛИ,Блок формирования адреса содержит элементы ИЛИ 28, 29; триггеры 30, 31, элементы И 32-35, элементы 36, 37 задержки, счетчик 38 адреса и элемент 39 задержки,Блок 12 формирования данных содержит элементы И 40-42, элементы НЕ 43, элемент ИЛИ 44, переключатель 45, регистр (данных) 46, токоограничительные резисторы 47, 48,Блок 14 опроса условий прерывания содержит О-триггер 49, элементы И 50, 51.Рассмотрим работу устройства совместно с СЦВМ на базе ЭВМ типа "Электроника 60", реализующей отлаживаемую програм 3 1674135му. На этапе отладки устройство подключают к магистрали ЗВМ, Предполагается, что устройство подключено первым синхровходом 19 через схему, реализующую логическую функцию ДЧТ А ОТВ, к шинам ДЧТ и ОТВ ЭВМ, а входом 20 - через инвертор к шинеДЗП;Входы 22,3 устройства связаны с шинами адрес/данные ЭВМ через дополнительное устройство, которое с помощью управляющих сигналов ОБО, ОТВ, ДТЧ и ДЗП, вырабатываемьх ЭВМ, осуществляет ,демультиплексирование адреса и данных с , фиксацией их значений в выходных регист, рах, При этом входы 22 соепинены с выхо" дами данных демультиплекс ра, а входы 23 - с его адресными выходами, Выход прерывания 25 устройства связан с системой прерывания ЗРМ,Кроме того, устройство обмана СЦБС, обеспечивающее обмен ЭВУ с абонентами системы по последовательному каналу, подключено к первым информационным входам 21 устройства. Работу с устройством начинают с выбора режима его работы, При этом переключател 15 1, станавливают в состояние, соответствуощее работе с параллельным или последовател;ным каналами информации.При выборе параллельного канала разрешающий потенциал формируется на первом выходе переключателя, При "-том коммутаторы 17 и 13 передают на свои выходы инфор.мацию с первых информационных входов, а коммутатор 16 передает на первый и второй выходы информацию с соответствующих своих информационных входов, При выборе по"ледовательного канала разрешающий поте.-щиал формируется на втором выходе переключа" теля 15 и передается на вторые упрапляющие входы коммутаторов 16-18. При работе с последовательным каналом., кромеустанов,ки режима, необходимо сигналом с входа 24 устройства произвести обнуление блока формирования адреса 13,Один из четырех типов прерывания, вырабатываемых устройством, задается установкой содержимого регистра 5, который в данном случае выполнен в гиде тумблерного наборника.Установкой Одного из разрядов регистра 5 выбираот один из следующих типов прерывания; при чтении информации по оп.ределенному адресу (режим 1); при записи иноформации по 0.1 )вдел н.,ому а р 8 с ре жим 2); при чтении по определенному адре" гу заданной информации режим 3); при записи по ог 1 ределенчо,у ароесу заданд 1 й информации режи". 4),Установка регистра 5 в режим 1 - 4 приводит к появлению сигнала уровня "1" наОдноименном его выходе.При использовании последовательного5 канала в качестве данных интерпретируются передаваемые по нему информационные икомандные слова. БцД 12 содержит средствадля выбора одного из следующих режимовформирования данных; в качестве данных вос 10 принимаются только информационные слова, в каче"тве данных воспринимаются.какинф эрмационные, так и командные слова.Адресная информация формируется вусгройстве на основе адреса и попадреса,,5 содержащихся ь командном слове, Понятиязаписи и чтения информации применительно к последовательному каналу интерпретируются следующим образом. Под чтениемпонимается переда-:а информации в после 20 повательном канале ст контроллера к Оконечному устройству. При этом 10-ый разрядкомандного слова соответстгует сигналу1, Прогивоположное состояни 8 10-ГО разряда командного слова соответствует запи-Ь си инфооманииЭталонные адоеса и данные, используемые в ус. ройстве для сравнения с текущейинформацией в выбоанном канале контроля, устанавливаются в регистрах 4 и 3 соот 30 ветств 8 нно,Рассмотрим работу устройства при контроле параллельного канала, При выполнении программы на входах 22 формируетсяпоследовательность данных, передаваемых35 Гго параллельной магистрали, а на входах 23- последовательность адрссов, Запись процессором информации в устройства ЭВМсопровождается появлением сигнала навходе 20, а чтение - появлением сигнала на40 входе 19 устройства,В режиме 1 потенциалом с первого выхода регистра 5 открыт по первому входуэлемент И 6. При появлении синхросигналана входе 19 он проходит через коммутатор45 16 на первый выход. В соответствии с выбранным режимом работы прерывание должно формироваться при условии равенствакода текущего адреса на входе 23 устройства содержимому регистра 4. При этом на50 выходе схемы 2 сравнения появляется разрешающий потенциал, поступающий наГретий вход элемента И 6, В результате элемент И 6 открыт для синхросигнала, который проходит на его выход и .далее через55 первый вход элемента ИЛИ 10, формируясигнал прерывания на выход 25 устройства,В режиме 2 потенциалом с второго выхОда реГистра 5 открыт элемент И 7, На 8 ГОвторой вход поступает синхрчсигнал с вхОда20 устройста ч 8 рез вторОМ информацион 5,1674135ный Вход и второй выход коммутатора 16. ПрИ УСЛОВИИ раВЕНСтВВ тЕКугщЕГО И ЭтаЛОН- ного ад есов, гроверку которого осу,цествляет схема 2 сравнения, на ее выходе фоомируется разрешающий потенциал. В результате элемент И 7 пропускает по второму входу синхросигнал, который через второй вход элемента ИЛИ 10 поступает на ВГО Выход, формируя сиГ 1 ал прерывания на соответствующем выходе ус:; Оойст а.В Огжиме 3и гнал пре;.Ыва ия фррми- РУЕтСЛ ГгРИ,:РОХОжДЕНИИ СИНХРОСИГНада С первого выхода комму этора 18 через Второй вход элемента И 8 и далее чеоез третий вход элемента ИЛИ 10 на выход 25 устройс; ва. .,а пеовом входе элемента И 8 разоешаюгций г.отенц:. обеспечивается сигнзло:, с третье: о Вь;ход.: регистра 5, На тре ьем входе элОмена И 8 разрешение форд руется сигна.м:.со схемы 2 сравнения при совпадении Гек:,"щего и эталонноГО адресов, Ва четвзртс вход разрешающий потенциал формируется при совпадении те" кущеГО значения данных на входах 22 усГ- ройства с эгалоном данных. установленном в Оегистре 3,При этом данные с входов 22 устройства поступают через первые информационные входы ко;мутатора 17 нэ его выходы и далее на вторые информационные входы схемы 1 сравнения, на первые входы которой поступает эталонная инфор ация с регистра 3, При равенстве срайнивэемьх значений раэрешающу 1 й потенциал с вь:.Хода схемы 1 сравнения поступает на четвертый ьход элеменга И 8, При выполнении всех условий прерывания син;".росигнал с первоГо выхода коммутатора 16 проходит через второй вход элемента И 8 на его выход и далее через третий вход элемента ИЛИ 10 на выход 25 устройства,В режиме 4 вырабатывается разрешающий сигнал на одноименном выходе регистра 5. Этот сигнал открывает элемент И 9 по первому входу. На третьем и четвертом входах элемента И 9 разрешаощие потенциалы вырабатываются Гак же, как и в режиме 3, при совпдаении с эталонами Гекущих значений адреса и данных. Б качествсинхросигнала используется сигнал с входа 20 устройства Он проходит последовательно через тоетий информационный ВхОд и вто" рои выход комму 1 а ГГ:Оа, Второи вход и Выход элемента И 9 и четвертый вход и выход элемента И 0 И 10 нэ выход 25 прерывания уи ройства.Пр-образователь 11 преобразует информацию, поступающую на его вход из по- СЛЕД.ВЭТЕЛЬНОГО Каяада ЧЕГЕЗ ВХОДЫ 21 устройства, в параллельный код,Гб 10 15 20 25 30 35 40 45 50 55 Рэсмет.:ъц; раооту бгока 13, Входящие в ВГО с:став тиггеры 30" 31 устанавливаю .ся в исходное состоя,ие сигналом, посту- ПаЮ, ИМ С -гтавр-ОгО ВХОД. бЛОКа 13 ЧЕРЕЗ первые входы элементов лЛу 1 28 и 29 на па:сый (единичныЙ) вход триггера 30 и пер-, вы. .,НулевОЙ) ьхсд триггера 31. В результате :р Гер 30 устанавливается в ВДиничное, а т.-.;лггсо 3", - в нулеьое состояние. При по.-,т внии в блок врез второй вход положит,ль:.Ого импульса, сопровождающего : 1.;дн-.,с или светное слово, он проходит ч:;: первый эхо г,е ента И 33 нг его в.,;.- и далее на первый яход элемента И 3 ярой ход которого открыт положи- ТЕЛ -",М ПО 1 ЕНЦИдвом С ПП, МОГО ВЫХОДВ т:л д.-," а Б Сигг 1 ал с выхода элемента И 33 со; : - : ог вход:лемен-а И 3 не проходит, так кдк его пеовый вход:;акрьт н эким "осана,", инверсного выхода тоиггера 30. В рззульта ге н Выходе элемента И 34 форми- РУЕ;С;, ПОЛОЧ ИТЕЛЬНЦЙ ИМПУЛЬг СИГНВЛИЗИ- руюГци.=, о тем, что на 1 ходе блока пр:сутстс,эт:од командно.о Слова. Этот сигна пост, пает на первый в;ход блока и гор"з ьгорой ."ход элемента ИЛИ 29 - на. Вход об;:у.-ения тоиггера 31, ЗТО 1 же сигнал с.с "а;:лег 1 ен а И 34 поступает нг установоч,ый вход счетчика 38 и фиксирует В нем инфо,.:.Х.а;ию, поступающую в счетчик с пе; в. хо,".,ОВ блока, При этом младшая часг с:,етчика. работа ощая в с;етном реже, обнул,.ется, а в старшей, ОаботающеЙ в, е- ,с ровом режиме, фиксируется адрес и гю.,;:доес, Входящие в состав оандого с -ова. роме того, сигналг, выхода элемента И 34 через элемент 3 проходит на второй нул ВОР 1 вхсд григгера 30, сбрасывая его в нулевое с стояние, (Огда на второй вход бло;:а 13 пДиходит слеДугощий сигнал, совпадающий с положительным уровнем сигнала на третьсм входе блока, это означает, что на информационных входах блока присутствует стве; ное слово, несущее информацию, не используемую устройством, В результате сигнал с выхода элемента И ЗЗ через элемент И 34 не проходи 1, так как его второй вход :а.; ыт сигналом с прямоГО выхода триггег а 30, находящегося в нугевом состоянии,;".,Гнал с выхода элемента И 33 проходи; через второй вход элемента И 32 на его Выход и далее через элемент Зб и второй вход элемента ИЛИ 28 на единичный (первый 1 вход триггера 30, перебрасывая его в един,чное ссстояние.При поступлении на пятый вход положи тел: ного сигнала, вырабатываемого блоком 12 при обработке информационного слова, сущестьуют два режима его отработки, зависге от состояния тр ггера 31, При по 167413530 35 40 45 ," Ъ ступлении первого сигнала на пять)й вход блока триггер 31 находится В нулевом состоянии. При этом элемент И 35 закрыт по первому входу, Сигнал через элемент 35 не проходит, и счеткый импуляс в счетчик 38 не Вырабатывается. Однако си Гнал с ГгятОГО входа блока через элемент 37 поступает на второй )единичный) вход триггера 31. В результате все последуеоедие сигналы с пятого входа блока проходят через элемент И 35 и увеличивают на единицу содержимое младшей части счетчика 38, Таким образом, первому информационному слоэу соответствует адрес, содержащий в старшей части адрес и подадрес командного слова и нулевую млэдшую часть, Последующие информационные слова имеот д;)ес увеличенный на е,диниц 1, от) ",си,ъльк;) поедыдущеГОРассмотрим работу блока 12, При поступлении в устройство кое андных илл отВ 8 тных слсв, сиГнал СО Вп)рого Входа блока через элемент И 40 не проходит, так как он закоыт ПО второму Входу потенциалом низ- КОГО уровня зз счет инвесии не) элементе НЕ 43 потенциала с тоетьего входа блока, Реа)(ция блока на сигнал на четвертом вхоДе, которыЙ вырабэтьваеэ ся В блок 83 при обработке командного слова, зависит от полокения переключатег 51 45. Когда замкнуты контакты ) и И переклесчателг 45, на первь й вход элемекта И 42 через рззистс р 4(1 по:тупает потенциал Высок;.)ГО д)овня, Б результате импульс с второго вхда элемент. И 42 проходит на еГО выход и дал 88 через вто)ОЙ вход элемента ИЛИ 44 ка установочный вход регисгра 4 б, фиксируя в нем командное слово, поступаощее в регистр с первых входов блока, Если переключатель 45 замыкает контакты 1 и И, то сигнал с четьертого Входа через элемент И 42 че проходит, При поступлении сигнала на второй вход блока, сопровождаемого низким уровнем цотенциала на третьем входе, на выходе элемента И 40 формируется импульс, который доступаег на первый Выгод блока л первь;й вход элемента И 41, Если переключатель 45 замыкает контакть. и 1), то на второй вход элемента И 41 через резистор 47 поступает потенциал ВысокоГО уровня. Е 1 результате сигнал с первого г,хода элемента И 41 проходит на его выход и далее через первый вход элемента ИЛИ 44 поступаег на устаноВочный Вход регист)а 4 фиксиру 5) В нем код информационног словэ, г)рисутству,.ощего на первых входах блока, При доугом положении переклнэчателя 45 сигнал с вь хода элемента И 4, чооез элемек И 41 не пе)оходит, л информ:-;цио )ные слова В регистр 46 не фиксируются,Блок опроса условий прерывания формирует ка первом или втором своих выходах сигналы, поступающие соответственно на второй и четвертый информационные входы)(Ом мутато р а 1 бЯа третий вход блока 14 поступает с первого выхода блока 13 сигнал положительной полярности, если на выходе блока 11 сформировано командное слово, ДесяТЫЙ разряд этого слова с четвертого выхода блока 11 поступает через пеовый вход блока 14 на О-вход О-триггера 49, Его значение фиксируется в триггере 49 сигналом, приходящим на вход с третьего входа блока. На ВтороЙ ВХОД блОка поступает с перВОГО Выхода блока 12 сигнал, вырабатываемый, когДа на выходе блОка 11 сформировано инфОрмационно 8 слово. Этот сиГнал поступает на вторые входы элементов И 50 и 51, Он п походит на выход элемента И 50 и далее ка первый выход блока, если на его первом входе присутствует потенциал высокого уровня с прямого выхода триггера 49, Если триггер 49 аходится в нулевом сосони, то по первому входу открыт элемент И 51 и импульс с второго входа блока проходит через элемент И 51 на Второй вход блока, Б результате в первом случае формируется синал опроса условий прерывания, соответствуеощий чтению информации в магистрали обмена, а во втором "лучае - записи ИнфОЕ)МацииФ )рмула пзобре) ения Устройство для Отладки прОГрамм, содержащее две схемы сравнения, регистрь, эталонов адреса и данных, регистр задания режима, четыре элемента И и элемент ИЛИ, причем вьходь оегистров эталонов данных и адреса соединены с первыми входами соответственно первой и второй схем сравнения, .выходы регистра задания режима подключены к первым входам соответственно первого. Второго, третьего и четвертого элементов И, выходы элементов И с первого по третий соединены с соответствующими входами элемента ИЛИ, о е л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства, в него введены преобразователь последовательного кода в параллельный, блок формирования данных, блок формирования адреса, блок опроса ус- ловиЙ прерывания., переключатель каналОВ, первый, Второй и третий коммутаторы, причем вход преооразоватсля последовательного кода в параллельный подключеный к ВХОДУ ПОСЛЕГеОВатеЛЬНОГО КОДа УСтРОйСТВа, вьгходы преобразователя пэследовательного кода в Ггараллельнь)й сОединенье соотеГ-"тственно с информационным гходом, входом синхроси) нэ)ее) готовности слова и входомидентификации, блока формирования данных и информационным входом блока опроса условий прерывания, первый и второй выходы блока формирования данных соединены соответственно с первым синхровходом блока опроса условий прерывания и первым информационным входом первого коммутатора, второй информационный вход первого коммутатора подключен к входу параллельного кода устройства, первый и второй выходы блока фоомирования адреса соединены соответственно с вторым синхровходом блока опроса условий прерывания и первым информационным входом второго коммутатора, второй информационный вход которого подключен к адресному входу устройства, информациснные входы третьего коммутатора с перво о по четвертый соединены соответственно с входами признаков записи и чтения устройства и выходами блока опроса условий прерывания, первый и второй выходы переключателя каналов подключены соответственно к первым и вторым управляющим входам коммутаторов, первый выход третьего коммутатора соединен с вторыми входами первого и третьего элементов И, второй выход третьего коммутатора соединен с вторыми входами второго и четвертого элементов И, выходы первоо и второго коммутаторов соединены с вторыми входами соответственно первой и второй схем сравнения, выход второй схемы сравнения соединен с третьими входами элементов И с первого по четвертый, выход первой схемы сравнения соединен с четвертыми входами третьего и четвертого элементов И., выход четвертого элемента И соединен с четвертым входом. элемента ИЛИ, выход которого является выходов прерывания устройства, выходы преобразователя последовательного кода в параллельный с первого по третий соединены соответственно с информационным входом, входами признаков синхросиг,нала готовности слова и идентификации блока формирования адреса, вход начальной установки которого подключен к входу начальной установки устройства, первый выход блока формирования адреса соединен с синхровходом блока формирования данных, первый выход которого соединен с синхровходом блока формирования адреса, блок формирования данных содержит три элемента И, элемент ИЛИ, элемент НЕ, регистр, переключатель, два токоограничительных резистора, причем первый вход первого элемента И является входом признака командного слова блока, выход пер-. вого элемента И является первым выходом блока и соединен с первым входом второго элемента И, второй вход которого соединен, 10 30 с первь м выходом перек лючателя и черезпервый тскоаграничительный р.зистор подключен к шине единичного потенциала блока, выход второго элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен свторым выходом переключателя и через второй токоограничительный резистор подкл очен к шине единичного потенциала у;, -.ойства, втооой вход третьего элементаИ соединен с входом синхронизации блока, вход элемента НЕ является входом идонти фи,:ации блока, а выход "оединен с вторымвходом первого элемента И, выход элемента ИЛИ соединен с входом установки регистра, информационный вход и выход которогоявляются соответственно информационным входом и вторым выходом блока, вход перекгючателя подключен к шине нулевого потенциала устройства, блок формирования адреса содержит четыре элемента И, два элемента ИЛИ, два триггера, три элемента задерж и, счетчик адреса, причем первые входы первого и второго элементов ИЛИ обьединены и подключены к входу началь-. ной установки блска, выход первого злемента ИЛИ соединен с единичным входом первого риггера, инверсный выход которого ссединен с первым входом первого элемента И, выход которого через первый элемент задержки соединен с вторым входл, первого элемента ИЛИ, первый и второ:. входы аторого элемента И являются35 соотаетственно входом синхросигнала готовности и идентификации блока, выход второго элемента И соединен с первым входом третьего элемента И и вторым входом первого элемента И, выход третьего элемен 40 та И через второй элемент задержки соединен с нулевым входом первого триггера, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, с синхровходом счетчика адреса и является45 первым выходом блока, второй вход третьего элемента И соединен с прямым выходом первого триггера, выход второго элемента ИЛИ соединен с нулевым входом второго триггера, единичный вход которого соеди 50 нен с выходом третьего элемента задержки, вхад которого соединен синхровходом и с первым входом четвертого элемента И, второй вход и выход которого соединены соответственно с прямым выходом второго55 триггера и счетным входом счетчика адреса, информационный выход которого является ", вторым выходом блока, информационный вход счетчика адреса является информационным входом блока,, Спесивы оизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 Заказ 29ВНИИ Составитель И. СафроноваТехред М,Моргентал Корректор А, Осаулен Тираж 391 Подписное И Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, москва, Ж, Раущская наб., 4/5