Устройство управления

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 240981 (21) 3340067/18-24 1) М.Ки з с.присоединением заявки М С 06 Г 9/00 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 070283.Фое бюрс Ай Украинской С Специальное к Донецкого физ нструк о-.тех нологиче институт рско- ическо 1) Заявитель) УСТРОЙСТВО УПРАВЛЕНИЯ нонной тригге гер, элементы.дов блока Форм группы входов группу выходо Особенност обеспечение п мяти только с мацки (21 Недостаткам ва являются с двойной памят ти) и двух до ров.о устройстемы, наличие стров памя- коммутатоя - сокращение объеЦель изобретенима оборудования,Поставленная цель достигается тем,что в устройство управления, содержащее шифратор, регистр, два дешифратора, причем выход шифратора соединенс информационньи входом регистра, выход которого соединен с информационными входами первого и второго дешифраторов, выход первого дешифратора .подключен к первому входу шифратора,второй вход которого подключен. к ивФормационному входу устройства, выходвторого дешифратора подключен к выходу устройства, введены элемент ИЛИ,элемент задержки и элемент И, причем 5 Изобретение относится к вычислительной технике и может быть использовано в управляющих устройствах электронной и другой аппаратур.Известно устройство. управления, содержащее блок памяти, блок Формйрования выходных сигналов, блок формирования сигналов возбуждения, блок Формирования кодов временных интервалов и управляемый генератор импульсов (11.Это устройство обеспечивает переменную длительность такта переключений состояния автомата в зависимости от необходимости времени отработки входных сигналов.Однако недостатками устройства яв ляются сложность схемы и низкое быстродействие при работе с входными сигналами, необходимое время отработки которых является переменной величи ной.Наиболее близким по технической сущности и достигаемому результату к предлагаемому является асинхронное устройство для управления циклически ми процессами, содержащее блок Форин" рования переходов (блок Формирования функции возбуждения), первый и второй коммутаторы, блок вЫвода, блок памяти, каждая ячейка памяти содержит ос З 0,. дополнительный триг- Й, группы входов и. высо ирования переходов, блока памяти, а также ю устройства является реключений в блоке папомощью входной инфори известногожность схвыход шифратора соединен с входом элемента ИЛИ, выход которого соединен свходом элемента задержки и первым входом элемента И, второй вход которогосоединен с выходом элемента задержкии с управляющим входом первого дешифратора, а выход элемента И соединен,с синхровходом регистра, вход сбросакоторого соединен с управляющим входом элемента задержки и с управляющимвходом устройства, 10На фиг. 1 представлена структурнаясхема устроиства управления; на фиг.2 - 4 - примеры реализации устройства,устройство (фиг. 1) содержит шифра тор 1, вход 2 шифратора, информационный вход 3 устройства, регистр 4,.элемент ИЛИ 5, элемент б задержки,элемент И 7, управляющий вход 8 дешифратора 9, информационный вход 10 дешифратора 9, дешифратор 11, выход 12устройства.В варианте реализации устройства(фиг. 3) шифратор 1 содержит группуэлементов И-ИЛИ 13.Устройство работает следующим образом.Предположим, что регистр 4 находится в некотором исходном состоянииЯ, тогда на вход 2 шифратора 1 поступает сигнал, соответствующий коду 30состояния Я. В этом случае возможно,что совокупность входных сигналов регистра может быть такова, что функциивозбуждения на выходе шифратора 1 отсутствуют, и на всех входах элемента 35ИЛИ 5, а следовательно, и на его выходе, сиГнал будет равен нулю. Выходной сигнал элемента б задержки, который поступает на управляющий вход 8дешифратора 9 также будет равен нулю.40Отсутствие сигнала на управляющемвходе 8 свидетельствует о возможности получения на входе дешифратора 9кода, соответствующего состоянию Я;.При этом на в оде элемента И 7 си - 45нал записи будет отсутствовать и регистр 4 останется в состоянии Я,Если теперь комбинация входных сигналов изменится так, что в совокупности с кодом, соответствующим состоянию,.Я 4, приложенным к входу 2 шифратора501, будут на его выходе сформированыфункции возбуждения, соответствующиепереходу автомата (регистра) из состояния Я; в состояние Я, то по крайней мере на одном из входов элементаИЛИ 5 сигнал будетотличен от нуля,В результате на выходе элемента 5 появится сигнал, который через время,определяемое. задержкой в элементе б,вызовет появление на выходе элемента 607 сигнала записи при условии, чтофункция возбуждения еще не исчезла.По переднему фронту сигнала записиновая информация, находящаяся на ивходах,заносится в регистр 4, который 65 переходит в состояние Як. На выходе3регистра 4 появляется код Ц, а навыходе дешифратора 11 появляется новый набор выходных сигналов 12. Одновременно сигнал с выхода элемента бзадержки поступает на управляющийвход 8 дешифратора 9 и запрещает появление на его выходе кода, соответствующего состоянию регистра Я. Код,соответствующий состоянию Я, не может даже кратковременно появиться навыходе дешифратора 9 в силу того, чтона выходе регистра 4 новый код, соответствующий состоянию Я , появляетсяпозже, чем сигнал на улравляющем входе 8 дешифратора 9 на время задержкисигнала регистра 4. После поступлениясигнала на вход 8 на выходе дешифратора 9 вырабатывается код, появлениекоторого исключает формирование функции возбуждения при любых комбинацияхсигналов на входе 3, в результате навыходешифратора 1 перестают вырабатываться функции возбуждения (сигнал),на всех входах элемента 5 сигнал становится равным нулю, что приводит кисчезновению сигнала записи на С-входе регистра 4через время, определяемое задержкой в элементе б. Одновременно сигнал с выхода элемента бперестает поступать на управлякщийвход 8 дешифратора 9, и на его выходе появляется код соответствующийсостоянию автомата С.В результате обеспечивается возможность разделения во времени момента записи информации в регистр 4 памяти и момента появления кода, соответствующего состоянию регистра памяти, на входе 2 шифратора 1.При появлении определенной комбинации входных сигналов цикл работыустройства управления повторяетсяаналогично.П р и м е р . Дан граф автомата(фиг. 2) и выбран автомат Мура, Ввершины графа вписан произвольный код,соответствующий каждому состояниюавтомата У 1 - 7. В данном случае номер состояния автомата совпадает сдвоичным кодом этого состояния, В начале стрелок записаны условия перехода Х 1 - Х 8. В связи с тем, что двоичный код состояния З-разрядный, достаточно иметь 3-разрядный регистр памяти с информационными входами 01 - 03.Особенностью изобретения являетсяобеспечение изменений состояний регистра только с помощью входной информации,Дополнительная задержка, вносимаяэлементом 6 задержки, мала и определяется требуемым временем запаздывания фронта импульса на С-входе отно"сительно момента изменения входныхсигналов 3 и должна быть не менее,чем сумма максимального времени задержки в шифраторе 1 и требуемого времени запаздывания фронта импульса наС-входе регистра 4 относительно изменения информации на Р-входах регист"ра. Элемент И 7 введен с целью увеличения помехозащищенности устройстваот импульсных помех. Таким образом,регистр не реагирует на входные сигналы длительностью менее чем времязадержки сигнала элементом 6,Его использование позволяет повысить надежность работы устройства управления за счет исключения ситуациисостязания сигналов при одновременном сокращении объема оборудования, используемого в аналогичных известных устройствах управления. Вчастности, исключаются дополнительные:элементы памяти и упрощается схемаблока формирования функций возбужде-.ния вследствие введения оптимального.произвольного кодирования (исключенияпустых состояний).формула изобретенияУстройство управления, содержащеешифратор, регистр, два дешифратора,причем выход шифратора соединен с информационным входом регистра, выходкоторого соединен с информационнымивходами первого и второго дешифраторов, выход первого дешифратора под 5ключен к первому "входу шифратора втоРрой вход которого подключен к информационному входу устройства, выход второго дешифратора подключен к выходуустройства, о т л и ч а ю щ е.е с ятем, что, с целью сокращения объема10 оборудования, оно содержит элементИЛИ, элемент задержки и элемент И,причем .выход шифратора соединен с входом элемента ИЛИ, выход которого соединен с входом элемента задержки и15 первым входом элемента И, второй входкоторого соединен с выходом элементазадержки и с управляющим входом первого дешифратора, а выход элемента Исоединен с синхровходом регистра,вход сброса которого соединен с управляющим входом элемента задержки и суправляющим входом устройстваИсточники информации,принятые во.внимание при экспертизе1. Авторское свидетельство СССРР 641451, кл. 6 06 Р 9/00, 1976.2. Авторское свидетельство СССРЧ 546885, кл, С 06 Р 9/00, 1974,99509 Ог4 Подписное НИИП аказ 646/34 Т