Устройство регулируемой задержки

Сфез Сеаетскнх Сацйайнстнческнк Республик(22) Заявлено 031279 (21) 2846285/18-21 (5)М. КЛ. с присоединением заявки Нов Н 03 К 5/13 ГосуяарственныЯ комнтет СССР яо ямам нзобретеннЯ н открытнЯ(54) УСТРОЙСТВО РЕГУЛИРУЕМОЙ ЗАДЕРЖКИ Изобретение относится к импульсной технике и может быть использовано для формирования временных интервалов в устройствах импульсной радиосвязи, .радионавигации, телеметрии, в различных схемах таймирования, при исследованиях в области ядерной физики и т.д.Известно устройство квантованной задержки, содержащее два счетчика, блок поразрядного сравнения, элемент совпадения и элемент запрета (13Недостатком устройства является ограниченная величина дискретност(с регулирования временного интервала 15 и нестабильность величины формируемой временной задержки при воздействии асинхронного стартового сигнала, которые определяются периодом тактовой частоты, 20Наиболее близким к предлагаемому является устройство, содержащее элемент ИСКЛЮЧИОЩЕЕ ИЛИ, установочный счетчик н триггер управления (2.Недостатками устройства являются 25 большая величина дискретности регулирования временного интервала,определяемая.периодом следования тактовых импульсов (Т ), поступающих от внешнего генератора, и большая вели39 чина нестабильности формируемой временной задержки при воздействии асинхронного стартового сигнала, максимальная величина которой также определяется периодом следования тактовых импульсов (Т ).Цель изобретения - уменьшение дискретности регулирования временного интервала и повьваение его стабильности.Для достижения указанной цели в устройство регулируемой задержки, содержащее триггер управления, установочный счетчйк и регистр памяти, введены дешифратор, Я элементов задержки, 0 логических элементов ИЛИ и (И+1) логических элементов И, причем вход устройства соединен со входом установки единицы триггера управления и с первыми входами И-логических элементов И, вторые входы которых связаны с выходами дешифратора, а выходы - с первыми входами соответствующих элементов ИЛИ, выход триггера упраеления-подключен ко входу записи установочного счетчика и к первому входу (0+1)-ого логического элемента И, выход которого соединен со вторым входом первого логического элемента ИЛИ, выход последнего связан60 со входом первого элемента задержки,выход которого соединен со вторымвходом второго логического элементаИЛИ, выход последнего подключен ковходу второго элемента задержки ит.д., выход 0-ого элемента задержкиподключен к счетному входу установочного счетчика и ко второму входу(И+1)-ого логического элемента И, авходы дешифратора и информационныевходы установочного счетчика связанычерез регистр памяти с шинами записи,, выход установочного счетчика соединен со входом установки нуля тригге-ра управления и выходом устройства.На чертеже представлена структурная схема предлагаемого устройства регулируемой задержки.Устройство состоит из триггера управления 1, выход которого связан спервым входом (8+1)-ого логическогоэлемента И 2, выход которого соединен 2со вторым входом первого из И -логических элементов ИЛИ 3, а выходы последних подключены ко входам соответствующих элементов задержки 4 установочного счетчика 5, счетный входкоторого подключен к выходу Н-огоэлемента задержки и ко второму входу(И+1)-.ого логического элемента И, авход записи - к выходу триггера управления 1, дешифратора 6, выходыкоторого связаны со вторыми входамиН логических элементов И, а выходы -с регистром памяти 7, подключеннымтакже к шинам записи установочногосчетчика, входа 8 устройства, соединенного со входом установки едини- З 5цы триггера управления и с первымивходами Ы логических элементов И,выходы которых подключены к первымвходам соответствующих логическихэлементов ИЛИ, выхода 9 устройства, 4 Освязанного со входом установки нулятриггера управления и являющегосявыходом установочного счетчика, шинзаписи 10, подключенных ко входамрегистра памяти.45Устройство регулируемой задержкиработает следующим образом,В исходном состоянии (до моментаприхода запускающего сигнала навход 8 устройства) триггер управления 1 находится в нулевом состоянии,блокируя по первому входу (0+1)-йлогический элемент И 2 и по входузаписи установочный счетчик 5, Дешифратор б блокирует по вторым входам все Н логических элементов И 2кроме одного, номер которого определяется кодом, присутствующим на входах дешифратора б. На информационныхвходах установочного счетчика 5 присутствует код,определяющий число,записываемоев счетчик. В регистрпамяти 7 записано по шинам записи10 число, соответствующее заданнойвеличине задержки. В момент прихода 1на вход 8 запускающего импульса триг- б 5 гер управления 1 переключается в единичное состояние, деблокируя (И+1)-йлогический элемент И 2 и установочныйсчетчик 5, в который из регистра памяти 7 записывается число. Одновре- .менно с этим запускающий импульспроходит через один из Н логическихэлементов И 2, на втором входе которого отсутствует сигнал запрета отдешифратора б, и поступает на первыйвход соответствующего логическогоэлемента ИЛИ 3. Затем этот импульспроходит через последующие соединенные последовательно, чередующиесялогические элементы ИЛИ 3 и элементызадержки 4, а также через деблокированный (И+1)-й логический элемент И.Далее импульс циркулирует по кольцу,образованному логическими элементамиИЛИ З,элементами задержки 4 и (й+1)-ымлогическим элементом И 2. На выходеВ-ого элемента задержки генерируется последовательность тактовых импульсов, период следования которыхопределяется суммарной величинойзадержки элементов кольца. Моментпоявления первого тактового импульса на счетном входе установочногосчетчика 5 определяется временем задержки прохождения импульса от логического элемента ИЛИ 3, связанногос соответствующим деблокированнымдешнфратором б логическим элементомИ 2, до выхода Б-ого элемента задержки. Счетчик начинает считать тактовыеимпульсы, и когда их число совпадаетс записыванным в установочный счетчик числом, он устанавливается в нулевое состояние. На выходе счетчикавырабатывается задержанный относительно запускающего импульса сигнал,который поступает на выход 9 устройства регулируемой задержки и на входустановки нуля триггера управления1, которыЯ переключается в начальноесостояние, блокируя по входу записиустановочный счетчик 5 и (И+1)-й логический элемент И. Устройствовозвращается в исходное, состояние. Общая величина формируемого временного интервала задержки определяется кактбц= тч + тс 4. (1)где Т - начальная величина задержНйч.ки, определяемая временемпрохождения запускающегоимпульса по цепи задержкиот логического элементаИЛИ, связанного с деблокированным дешифратором логическиМ элементом И, довыхода Й-ого элемента за"держки;Т - величина временного интерсц.вала, формируемого установочным счетчиком,Формула изобретения устройство регулируемой задержки,содержащее триггер управления, установочный счетчик, регистр памяти,о т л и ч а ю щ е е с я тем, что, сцелью уменьшения дискретности регулирования временного интервала и повышение его стабильности, в него введены дешифратор, Н элементов задержки, Н логических элементов ИЛИ и(И+1) логических элементов И, причемвход устройства соединен со входомустановки единицы триггера управленияи с первым входом Н логических элементов И, вторые входы которых связаны с выходами дешифратора,. а выходы - с первыми входами соответствующих элементов ИЛИ, выход триггера управленияподключен ко входу записи установочного счетчика и к первому вхо"ду (И+1)-ого логического. элемента Й,выход которого соединен со вторымвходом первого логического элементаИЛИ, выход последнего связан со входом первого элемента задержки, выходкоторого соединен со вторым входом .второго логического элемента ИЛИ, выход последнего подключен ко входувторого элемента задержки и т.д.,выход Ы-ого элемента задержки подключен к счетному входу установочногосчетчика и ко второму входу (И+1)-огологического элемента И, а входы де"шифратора и информационные входы установочного счетчика связаны черезрегистр памяти с шинами записи, выход установочного счетчика соединенсо входом установки нуля триггерауправления и выходом устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 639132, кл. Н 03 К 5/13, 28.12.73.2. Патент Японии Р 52-36669,заявл. 08.12.72, М 47-123245,кл. 98/5/С 22, Н 03 К 5/153, опублнк.17,09.77 (прототип) . При этомТ = К/Т + Т + Тэ, (2) где Т - величина временной задержки, определяемая элементомзадержки;Т - величина временной задержки,вносимая логическим эл)ементом ИЛИ;Т - величина временной задержки,Эвносимая (Х + 1)-ым логическим элементом И,Ь 11й - количество элементов задержки и логических элементовИЛИ, через которые проходитимпульс запуска до того, какпоступает на счетный входустановочного счетчика.С хорошей степенью приближения можно считать, что величина начальной задержки составляетТнач - КТ, (3)Величина"временного интервала, 26 формируемого установочным счетчиком, равна тсч,= ш Т (4)где в=0,1М - число, записанноев установочный 25счетчик,Т - период повторениягенерируемых тактовых импульсов, который равен 3 От = ы/т+ т + т - " Н т(5)Таким образом, величина формируемого временного интервала задержки впредлагаемом устройстве равнаТб,= К . Т 1 + йТ(6) З 5В известном устройстве величинавременного интервала задержки определяется какТ 5 щ= в,то + Ь Ть Тпк - тэ, (7где Тр - период следования тактовыхимпульсов, 4 Оьт - нестабильность Формируемого,временного интервала, определяемая асннхронностью поступления импульса запускапо отношению к.тактовым импульсам,Из формулы (6) и (7) видно, чтопри равенстве1вТо =шТо ,(8)в предлагаемом устройстве возможна урдополнительная регулировка формируемого временного интервала (см, формулу 5) с дискретностьютМ(9)Следовательно, в предлагаемом уст,ройстве регулируемой задержки дискретность регулирования по сравнениюс известным уменьшена в М раз.Из принципа работы известного устройства следует, что максимальная ве- еОличина нестабильности формируемого,временного интервала Ь Т (в формуле7) прн асинхронном воздействии запускающего импульса составляетьт= то, (10) 65 В предлагаемом устройстве подобная ошибка исключена, так как момент на-( чала формирования временного интервала всегда жестко связан с произвольным моментом появления импульса запуска, который проходит через деб" локированный дешифратором логический элемЕнт И, поступая в определенную точку кольца. Следовательно, предлагаемое устройство Формирует временные интервалы, обладающие значительно большей стабильностью, чем у известного устрОйства.ФНаибольший эффект от применения предлагаемого устройства достигается при формировании временных интервалов наносекундного диапазона. В качестве элементов задержки в этом случае целесообразно испольэовать интегральные микросхемы.873396 Составитель А.Тимофеевктор И.Митровка Техред Ж.Кастелевич Корректор Г,Ог ое П ффПатентфф, г. Уагород, ул. Проектн ф 991нного комитеттений и открытРаушская наб. аказ 9070/83 ТиразВ ВНИИПО Государств по делам иэобре 113035, Москва, З