Измеритель полных сопротивлений сверхвысокочастотных устройств

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(23) ПриоритетГосударственный комитет СССР по делам изобретений и открытийОпубликовано 30.11 В 2 Бюллетень М 44 Дата опубликования описания 30.11.82 13)УДК 621.317,341,3(088.8)(72) Авторы изобретеим р Каст кин- трвин, В. С. Реуцкий и В,(71) Заявитель ский радиотехнический инстит(54) ИЗМЕРИТЕЛЬ ПОЛНЫХ СОПРОТИВЛЕНИ СВЕРХВЫСОКОЧАСТОТНЫХ УСТРОЙСТВ 15 20 аз ныхем,30 Изобретение относится к технике измерений на сверхвысоких частотах.Известен измеритель полных сопротивлений сверхвысокочастотных устройств, содержащий последовательно соединенные модулятор, генератор качающейся частоты, развязывающий элемент, первый направленный ответвитель и второй направленный ответвитель, выход основного плеча которого является входом исследуемого сверхвысокочастотного устройства, два делителя мощности, Фазовращатель, вычислительный блок, четыре детектора, выходы которых подсоединены к входам вычислительного блока, и противофазный восьмиполюсник, выходы которого подключены к входам одной пары детекторов 1).Однако известный измеритель не ббеспечивает измерения модуля векторного приращения коэффициента отражения на разных участках диапазона качания.Пель изобретения - обеспечение измерений модуля векторного приращения коэффициента отражения на р участках диапазона качания.Указанная цель достигается т что в известный измеритель полн противлений сверхвысокочастотныхустройств введены квадратурный восьмиполюсник, выходы которого соединены с входами второй пары детекторов,,при этом ответвленный канал первогонаправленного ответвителя через первый делитель мощности соединен с первыми входами квадратурного и противо,Фаз ного восьмиполюсннков, вторые вхо"ды которых через второй делитель мощности и Фазоврашатель соединены сответвленным каналом второго направленного ответвителя, причем выходмодулятора соединен с дополнительным входом вычислительного блока,дополнительный выход которого подключен к входу остановки качания генератора качающейся частоты, при этомвычислительный блок содержит последовательно соединенные электронный ком"мутатор, входы которого являются входами вычислительного блока, блок вычитания синхронный. детектор, второйвход которого является дополнительным входом вычислительного блока,аналого-циФровой преобразователь,элемент памяти, арифметический блоки цифровой индикатор, прн этом дополнительный выход вычислительного блока и управляющие входы электронногокоммутатора элемента памяти и арифгле"тического блока соединены с выходаииблока управления.На чертеже показана структурнаясхема измерителя полных сопротивлений сверхвысокочастотных устройств. 5Измеритель полных сопротивленийсверхвысокочастотных устройств содеФжит последовательно соединенные модулятор 1, генератор 2 качающейся частоты, развязывающий элемент 3, направ 10ленный ответвитель 4 и направленныйответвитель 5, выход основного плечакоторого является входом исследуемого сверхвысокочастотного устройства б,два делителя мощности 7 и 8, фазовра щатель 9,вычислительный блок 10, четыре детектора 11-14, выходы которыхподсоединены к входам вычислительногоблока 10, и противофазный восьмиполюсник 15, выходы которого подключенык входам детекторов 13 и 14, квадратурный восьмиполюсник 16, выходы которого соединены с входами детекторов 11 и 12, при этом ответвленныйканал направленного ответвителя 4через делитель 7 мощности соединенс первыми входами квадратурного и.противофазного восьмиполюсников 16и 15, вторые входы которых черезделитель мощности 8 и фазовращатель9 соединены с ответвленным каналомнаправленного ответвителя 5, причемвыход модулятора 1 соединен с дополнительным входом вычислительногоблока 10, дополнительный выход кото рого подключен 1 к входу остановки Зкачания генератора 2 качающейся частоты,Вычислительный блок 10 содержитпоследовательно соединенные электронный коммутатор 17, входы которого 40являются входами вычислительногоблока 10, блок 18 вычитания, синхронный детектор 19, второй вход которо-го является дополнительным входомвычислительного блока 10, аналогоцифровой преобразователь 20, элемент21 памяти, арифметический блок 22и цифровой индикатор 23, при этомдополнительный выход вычислительногоблока 10 и управляющие входы электронного коммутатора 17, элемента 21памяти и арифметического блока 22 соединены с выходами блока 24 управления.Измеритель работает следующил образом.В режиме калибровки вместо исследуемого СВЧ-устройства 6 подключаетсякороткозаглыкатель. Генератор 2 качающейся частоты переводится в ручнойрежим работы, при этом частота СВЧсигнала устанавливается равной сред"ней рабочей частоте исследуемого устройства б. Блок 24 управления подаетна элемент 21 памяти и арифметическийблок 22 управляющие сигналы, обеспечи 65вающие поступленйе индикации непосредственно с аналого-цифрового преобразователя 20 на цифровой индикатор 23.При калибровке на первый и второй. входы квадратурного восьмиполюсниКа 16 поступаЮт. СВЧ-сигналы с выходов вторичных кайалов первого и второго направленных ответвителей 4 и 51Ц. = - Е з 3.пМЪг102=. Ез 1 п 6 й 1 +)где Ч - сдвиг фазы между сигналами.,Такие жесигналы поступают на первый и второй входы противофазного восьмиполюсника 15 Если детекторы 11-14 являются квадрати-ными то видеосигналы на их входах будут равны, Е созЧ 1 2Е соз Ч;1 2 1 2Г зьпЧ;Е з 1 пЧ, 1, 2 1Е2Е1 21 Е 2+7: Ц,г =015 0= - Е з 1 п ЙС,1 а на вторые входы Ц = эр Е з 1 п (С +М,) Электронный коммутатор 17 поочередно подключает сигналы 012 Цз и 04, Ц к блоку 18 вычитания. На выходе блока 18 вычитания будут сигналы, равные разно т м ЦЕ-Цаи 05- ЦлаА= 0.5- 02= Е 2.сов Ч;А 2= 015- Цм= Е, зал2которые преобразуются в аналого-цифровом преобразователе 20 в цифровой вид и поочередно поступают на цифровой индикатор 23.Регулировкой Фазовращателя 9 показание А 2 устанавливается равным нулю. В этом случае Л 1 = Е , Значение А2записывается в элементе 21 памяти при подаче соответствующего управляющего сигнала на него.В режиме измерения подключается исследуемое устройство б вместо короткозамыкателя. Генератор 2 качаЪейсячаствтй) переводится в автоматический режим работы, при этом в момент каждого измерения осуществляется автоматическая остановка свипирования генератора 2 качающей .частоты. Модуль векторного приращения коэффициента отражения на двух соседних частотах Х, Е полюсы качания) определяется следующим образом. Пусть 1 Г- модуль, а Ч - фазовый угол коэффициента отражения на частотеВ этом случае на первые входы квадратурного и противофаэного восьмиполюсников 16 и 15 поступает сигнал1 дГ 1 2Предлагаемый измеритель обеспечи вает непосредственное измерение модуля векторного приращения коэффициента отражения СВЧ-устройств, а также 25 автоматизацию процесса измерения модуля векторного приращения коэффициента отРажения СВЧ-устройств. 30ормула изобретения Ф1. Измеритель полных сопротивлений сверхвысокочастотных устройств, содержащий последовательно соединен ные модулятор, генератор качающейся частоты, развязывающий элемент, первый направленный ответвитель. и второй направленный ответвитель, выход основного плеча которого. является вхо дом исследуемого сверхвысокочастотного устройства, два делителя мощности, фаэовращатель, вычислительный блок, четыре детектора, выходы которых подсоединены к входам вычислительного 45 ;блока, и противофазный восьмиполюспри этомА = Цчз - Ц 2 = Е 1 Г 1 соз 9;Ц Ц Е 1 Г 1 ы.пЧ,Значения А и А 2 при подаче науправляющий вход элемента 21 памяти,соответствующего управляющего сигнала записываются в элементе 21 памяти.Аналоговые опер ции производятся приустановке частоты генератора 2 качающейся частоты 610Лл = Е 1 Г 21 соз Ч 2,Ад = Е 1 Г 21 3 1 п ЧИзмеряемый модуль приращения вычисляется в арифметическом блоке 22 15 при подаче соответствующего управляющего сигнала на него путем выполнения операцииники информации,внимание при экспертизеевская А. В. Автоматиители в диапазоне ОВЧ.М.2, с, 27, рис. 116 (проИсто принятые во1. Миклаш ческие изме "Связь", 19 тотип) ник, выходы которого подключены к входам одной пары детекторов, о тл и ч а ю щ и й с я тем, что, с целью обеспечения измерений модуля векторного приращения коэффициента отражения на разных участках диапазона качания, введен квадратурный восьмиполюсник, выходы которого соединены с входами второй пары детекторов, при этом ответвленный канал первого направленного ответвителя через первый делитель мощности соединен с первыми входами квадратурного и противофазного восьмиполюсников, вторые входы которых через второй делитель мощности и Фазовращатель соединены с ответвленным каналом второго направленного ответвителя, причем выход модуля соединен с дополнительным входом вычислительного блока, дополнительный выход которого подклю" чен к входу остановки качания генератора качающейся частоты.2. Измеритель по и. 1, о т л ич а ю щ и й с я тем, что вычислительный блок содержит последовательно соединенные электронный коммутатор, входы которого являются входами вы числительного блока, блок вычитания, синхронный детектор, второй вход которого является дополнительным входом вычислительного блока, анапо. го-цифровой преобразователь, элемент памяти, арифметический блок и цифровой индикатор, при этом дополнительный выход вычислительного блока и управляющие входы электронного ком,мутатора, элемента:памяти и арифметического блока соединены с выходами блока управления.978072 Составитель А. Кузнецовктор Н. Безродная Техред Ж.Кастелевич Коррект Роюко Эак иал ППП "Патент", г. Ужгород, ул. Проектная 09/61 Тираж 717 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Раукомите откры шская н ПодписноеСССРйд. 4/5