Программируемый делитель частоты

(72) Авторы изобретенн С, Брятов, С. Ф, Миронов, С, А, Ни В, К. Логачев и Л. Я. Драгилев 71) Заявитель бышевский политехнический институт и Й) ПРОГРАММИРУЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ зобрет е относит импульсно чи технике.Известен делитель частоты с программным управлением, содержащий генератор эталонных импульсов, двухтактный двоичный счетчик, включающий информационный и буферный регистры,блок вентилей ввода, блок синхронизации и Фазовращатель 1 .Данный делитель не обеспечивает 1 одостаточной точности,Наиболее близким по техническойсущности к изобретению является делитель частоты, содержащий счетчик,один вход которого соединен с вход зной шиной, а выходы поразрядно подключены к входам блока сравнения, другиевходы которого соединены с входамиблока контроля и выходами блока памяти, входы которого соединены с соответствующими выходами блока перезаписи, элемент И, входы которогосоединены с выходами блока сравненияВ и блока памяти, один из входов которого соединен с выходом элемента И 2.Известный делитель не обладает достаточной оперативностью изменения коэффициента деления.Целью изобретения является повышение оперативности изменения коэффициента деления.Поставленная цель достигается тем, что в программируемый делитель частоты, содержащий счетчик, информационный вход которого соединен с входной шиной, а выходы поразрядно соединены с первой группой входов блока сравне ния, вторая группа входов которого соединена с группой входов блока контроля и группой Н выходов блока памяти, входы которого соединены с выходами блока перезаписи, причем выход блока сравнения соеДинен с вы" ходной шиной входом управления счет ка и первым входом элемента И, второй вход которого соединен с М-ным3 9537выходом блока памяти и первым дополнительным входом блока контроля, входкоторого соединен с (М)-ым выходомблока памяти, введены реверсивныйсчетчик, элемент ИЛИ и генератор одиночных импульсов, выход которого соединен с первым входом элемента ИЛИ,второй вход которого .подключен,к выходу блока сравнения, а выход соединен с первым входом реверсивного счет 1 Очика, второй вход которого соединенс выходом элемента И, третий входподключен к (М)-ому выходу блокапамяти, четвертый вход соединен с выходом блока контроля и второй выходной шиной, а выходы реверсивногосчетчика соединены с дополнительнойгруппой входов блока памяти.На чертеже приведена структурнаяэлектрическая схема описываемого де.лителя.Предлагаемый делитель частоты содержит счетчик 1, блок 2 сравнения,блок 3 памяти, формирователь 4 сигналов переписи, генератор 5 одиночныхимпульсов, реверсивный счетчик 6,элемент И 7, элемент ИЛИ 8, блок 9контроля. Входной сигнал подан навходную шину 10. Выходные сигналыснимаются с выходных шин 11 и 12,Принцип работы делителя заключает.ся в следующем,В режиме записи микрокоманд в работе находится блок 4, блок 3, генератор 5, счетчик 6, элемент 8,После сброса в исходное состояние35в блок 3 на каждом шаге программ,определяемом кодом на выходах реверсивного счетчика по и выходам вводаот блока 4 записывается и-разрядный40код М,(,соответствующий требуемомукоэффициенту деления на данном шаге,по и+1-му входу - логический уровеньуправления реверсом, по и+2-му входу - логический уровень управленияпредустановкой счетчика 6.Переход от 1-го на 1+1-й шаг осуществляется путем прохождения 1+1-гоимпульса на счетный вход счетчика 6от генератора 5 через элемент 7, приэтом в блоке 3 памяти запоминаетсякод, находившийся на входах вводамикрокоманд непосредственно перед переходом на 1+1-й шаг.По окончании формирования программы делитель переводится в режим испол 55нения программы, и в работе находится счетчик 1, блок 2, реверсивныйсчетчик, элемент 7, элемент 8, блок 42 4контроля. При сбросе в исходное состояние и отсутствии предустановкисчетчика 6 оно находится на нулевомшаге, 1=0, на и выходах блока 3 устанавливается код М , и по шине 10 навход счетчика 1 начинают поступатьимпульсы входной частоты. При достижении кодом на выходах счетчика 1значения, равного М 1, на выходе блока 2 формируется логический уровень,сбрасывающий счетчик 1, Если на нулевом шаге в.блоке 3 по и+1-му входуввода микрокоманд записи уровеньуправления реверсом, соответствующийпрямому счету, а по и+2-му уровень,соответствующий нулевой предустановке, то в режиме исполнения программысцетчик 6, просчитав импульс управления с выхода блока 2 через элемент 8,вызовет на выходах блока 3 код М,1,обеспечивающий переход блока 2 в состояние несовпадения кодов, разрешаятем самым счет импульсов счетчику 1.Программа автоматически переходит напервый шаг.При записи микрокоманд на всехшагах импульс управления по окончаниипоследнего шага перебросит счетчик 6из полностью заполненного состоянияв нулевое, обеспечив переход программы на нулевой шаг и зацикливание программы с числом шагов, равным 2 .Если код М постоянен на всех ша 4гах программы, то делитель будет выполнять функции делителя частоты скоэффициентом пересчета.К ч в -М=сопз, где М;=1,22 -1.При значении М;1 сопз 1 делитель будетосуществлять деление частоты импульсов с коэффициентом пересчета, изменяющимся по заранее заданной. программе.При необходимости частичных измене.ний или полной замены программы делитель снова переводится в режим записи,и в блок 3 перезаписывается новая программа. При этом микрокоманды предыдущей программы стираются на выбранном шаге.Программное управление режимамисчета предустановки и сброса счетчика 6 позволяет еще больше расширитьфункциональные возможности программируемого делителя частоты,Если н шаге 1 в блоке 3 по и+1-мувходу ввода микрокоманд записан уровень управления реверсом, соответствующий обратному сцету, то в режимеисполнения программы очередной импульс управления переведет программу с 1-го на очередной импульс управления на 1-1-й шаг, делая возможным вариации в программном изменениикоэффициента пересчета Ки и расширяя функции программы.,Запись по и+2-му входу ввода микрокоманд на шаге уровня предустановкисчетчика 6 дает воэможность в режимеисполнения программы переводить программу на шаг 1+1+д, где 9 - величина предустановки в единицах младшегоразряда счетчика 6, и использовать.программу лишь на определенных шагах.При этом с выхода элемента 7 импульс 1поступает на шину предустановки только в случае появления импульса управления в конце 1-го шага,Если в блоке 3 на шаге цЕЯ, 00,по и входам ввода микрокоманд записи 20код Й 1, равный коду на выходах счетчика 1 в сброшенном состоянии, то логический уровень сброса счетчикапоявившийся на выходе блока 1 в результате совпадения кодов на выходах 25блока 3 и счетчика 1 в конце о-гошага, остается таким независимо отдальнейшего поступления импульсов пошине 1 О на вход счетчика 1, обеспечив однократное повторение программы щс количеством шагов, равным о.Блок контроля сработает при переходе программы на шаг сСЯ , с 0, втом случае, если только на этом шагепо и входам ввода микрокоманд блока 3записан код й =2 -1, а по и+1-му ивСи+2-му уровни, равные соответственноуровням реверса и предустановки счетчика 6.Сигнал с выхода блока контролясбросит в исходное состояние счетчик 6, обеспечив цикличность работыустройства с количеством шагов, равным С, при отсутствии предустановкисчетчика 6 на шагах программы сКоэффициент пересчета делителя,пошине 12с-К =.4 ;:омаксимальное значениеК 12 еа= (2 -) (2" -1) =2 -2 дЯ+ 1,Технико-экономический эффект заключается в том, что в описанном делителе частоты более оперативно осуществляется изменение программы и следова-.тельно коэффициента деления.Формула изобретенияПрограммируемый делитель частоты,содержащий счетчик, информационныйвход которого соединен с входной шиной, а выходы поразрядно соединены спервой группой входов блока сравнения,вторая группа входов которого соедине-.на с группой входов блока контроля игруппой М выходов блока памяти, входы которого соединены с выходами блока перезаписи, причем выход блокасравнения соединен с выходной шинойвходом управления счетчика и первымвходом элемента И, второй вход которого соединен с й-ым выходом блока памяти и первым дополнительным входом блока контроля, второй дополнительныйвход которого соединен с (Й)-ымвыходом блока памяти, о т л и ч а ющ и й с я тем, что, с целью повышения оперативности изменения коэффициента деления, в него введены реверсивный счетчик, элемент ИЛИ и генератор одиночных импульсов, выход которо.го соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу блока сравнения, а выход соединен с первым входом реверсивного счетчика, второй вход которо".го соединен с выходом элемента И,третий вход подключен к (М)-омувыходу блока памяти, четвертый входсоединен с выходом блока контроля ивторой выходной шиной, а выходы реверсивного счетчика соединены с дополнительной группой входов блокапамяти.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРИ 158953, кл. Н 03 К 23/2 М, 11,11.73.2, Лейнов И, Л. Цифровые делителичастоты на логических элементах. И.,остави ре Э Подлого комитета СССРений и открытийРаушская наб,агоро аж 9 твен обре 1 Вд ул Проектная 4 1 г У Редактор Р. Цицика Те М ее е т ф ЩЗаказ 6309/82 Ти ВНИИПИ Государ по делам,и 11 ОД МоскваФилиал ППП "Пате