Устройство для формирования импульсных последовательностей

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиикСоциапнстнчесинкРеспублик ои 951668(51) М. Кл,Н 03 К 3/64 3 Ьеудервтввней комитет СССР не делам изобретений н открытий) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ Изобретение относится к импульсной технике, в частности к генера. торам, вырабатывающим серии импульсов, и может быть использовано в устройствах автоматики, в системах контроля цифровых электронных схем ия состоястроиство для формироных последовательносее тактовый генератор,ик; ибЛоков элементов ок сравнения кодов, прог(блок памяти),распредел в, вспомогательный гер, блок добавления лемент ИЛИ 1).ройстве при каждом сов яния младшей декады адшей цифрой програмлок сравнения кодов поразрядное сравнение х декад с заданными локом значениями. Сигустройства появляется Известно увания импульстей, содержащдекадный сцетцсовпадений,блраммный блоктель импульсосчетцик, тригимпульса и эВ этом устПадении состосчетчика с млмного блока босуществляетсостояния всепрограммынм бнал на выходе только в случае совпаденния кодов всех декад с заданнымипрограммным блоком значениями. Подвоздействием выходного импульса впрограммном блоке вырабатываетсяследующий код.Однако данное устройство обладает низким быстродействием, ограниченным быстродействием программного блока (блока памяти), так какминимальный период импульсов в импульсной последовательности не мои- жет быть меньше времени цикла счи"тывания блока памяти,Наиболее близко к предложенномуустройство для формирования импульсных последовательностей, в которомвыход тактового генератора соединен с входом двоичного счетчика,20 выходы которого соединены с первымивходами компаратора, вторые входйкомпаратора соединены с выходамиблока п-разрядной памяти, адресные,входы которой соединены с выхода 3 95.1ми адресного блока, выход компаратсра соединен с входом адресного блока 12.Импульсы с тактового генераторапоступают на двоичный счетчик, накомпараторе сравнивается информация,поступающая -со счетчика, с информацией, поступающей с блока и-разрядной памяти, и при совпадении навыходе компаратора, а следовательно, и на выходе устройства появляется импульс, Этот импульс, посту.пая на адресный блок, переключаетего, и на выходах блока и-разрядной,памяти появляется новая информация, 15соответствующая новому адресу.Следующий импульс на выходе уст-ройства появляется при совпадении информации на выходах двоичного счетчика и информации на выходах блока 20и-разрядной памяти, соответствующейновому адресу.Таким образом, блок и-разряднойпамяти хранит в ячейках каждого адреса информацию, выражающую интервалы между соседними импульсами последовательности.Недостатком этого устройства является низкое быстродействие, котороеограничено быстродействием блока памяти, т.е. минимальный период импульсов в импульсной последовательностине может быть меньше времени цикласчитывания блока памяти,35Цель изобретения -повышение быстродействия устройства для формирования импульсных последовательностей.Поставленная цель достигается тем, цто в устройство для формирования импульсных последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с входом двоичного счетчика, блок и-разрядной памяти, входы которого соединены с выходами адресного бло" ка, введен формирователь одиночного импульса, (и+1)- разрядный сдвигающий,регистр, прицем выходы блока и-разрядной памяти соединены с и-входами параллельной записи информа 50 ции (и+1) -разрядного сдвигающего регистра, сдвигающий вход которого соединен с выходом генератора тактовых импульсов, выход двоичного счетчика соединен с входом формирователя одиночного импульса, выход которого соединен с входом адресного блока и управляющий входом записи (и+1)- разрядного сдвигающего регистра.На чертеже представлена функциональная блок-схема устройства.Устройство для формирования импульсных последовательностей содержит генератор 1 тактовых импульсов, двоичный счетчик 2, блок 3 и-разрядной памяти, адресный блок 1, формирователь 5 одиночного импульса, (и+1)-разрядный сдвигающий регистр 6 с параллельной записью информации в и разрядов. Выход последнего разряда сдвигающего регистра является выходом устройства.Устройство работает следующим образом.В исходном положении импульсы на выходе генератора 1 отсутствуют, в и разрядах сдвигающего регистра 6 записана определенная кодовая комбинация единиц и нулей, последний разряд сдвигающего регистра 6 и двоичный счетчик 2 находятся в нулевом состоянии, на выходах блока 3 памяти - кодовая комбинация единиц и нулей, записанных в ячейке, адрес которой задан адресным блоком 1. на выходе формирователя 5 одиночного импульса - нулевой сигнал.При включении генератора 1 каждый импульс, поступающий с его выхода на сдвигающий вход сдвигающего регистра 6, передним фронтом сдвигает записанную в нем кодовую комбинацию на один разряд. С поступлением и импульсов кодовая комбинация, записанная в разрядах сдвигающего регистра 6, последовательно поступает. на выходы устройства, образуя импульсную последовательность, а в последнем разряде записывается информация, которая была в первом разряде.Импульсы генератора 1 одновременно поступают и на вход двоичного счетчика 2, который переключается задним фронтом импульса и через каждый и импульсов возвращается в исходное нулевое состояние. После перехода двоичного счетчика 2 в нулевое состояние Формирователь 5 одиночного импульса формирует импульс, длительность которого меньше длительности паузы между импульсами генератора 1. Этот импульс, поступая на вход разрешения записи сдвигаю- щего регистра 6, передним фронтом записывает кодовую комбинацию с выходов блока 3 памяти в соответствую68 6структуры ограничено, а быстродействие сдвигающих регистров 6 можетбыть достаточно высоким, то применение в устройстве (и+1)-разрядногосдвигающего регистра, в и разрядовкоторого производится параллельнаязапись информации с выходов блокаи-разрядной памяти, а потом происхо,"дит последовательная передача этойинформации на выход устройства, позволяет получить быстродействие устройства не зависимо от быстродействия блока памяти.Использование в сдвигающем регистре (и+1) разрядов, в последнийиз которых не записывается информа"ция с блока памяти, позволяет исключить разрывы между группами импульсов в импульсной последовательности,а запись единичного или нулевогосигнала в несколько смежных разрядовсдвигающего регистра позволяет получить на,выходе устройства импульс ные последовательности с импульсамии паузами различной длины. При этоммаксимальная длительность цикла импульсной последовательности определяется емкостью блока памяти.Формула изобретенияУстройство для Формирования импульсных последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с входом двоичного счетчика, блок и-раз".рядной памяти, входы которого соединены с выходами адресного блока,о т л и ч а ю щ е е с я тем, что, сцелью повышения быстродействия, внего введен формирователь одиночного импульса, (и+1)-" разрядный сдвигающий регистр, причем выходы блокаи-разрядной памяти соединены с ивходами параллельной записи информации (и+1)- разрядного сдвигающегорегистра, сдвигающий вход которогосоединен с выходом генератора тактовых импульсов, выход двоичногосчетчика соединен с входом формирователя одиночного импульса, выход которого соединен с входом адресногоблока. и управляющим входом записи(и+1)- разрядного сдвигающего регистра,40 Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 669478,кл Н 03 К 3/72, 1977 2. Патент ФРГ У 2455039,хл. Н 03 К 3/64, опублик. 1975, 5 9516щие разряды сдвигающего регистра 6и, поступая одновременно на входадресного блока 4,задним фронтомпереключает его на новый адрес.Таким образом, в паузе между двумя импульсами генератора 1 в и разрядов сдвигающего регистра б записывается кодовая комбинация с выходовблока 3. памяти, и адресный блок 4 фор.мирует адрес новой ячейки 3 памяти, 0а кодовая комбинация, записанная вэтой ячейке, появляется на выходахблока 3 памяти через время, определяемое его быстродействием.С поступлением следующей серии 15и импульсов процесс повторяется.К моменту записи новой кодовойкомбинации в сдвигающий регистр бна выходах блока 3 памяти устанавливается новая кодовая комбинация, записанная в ячейках, адрес ко.торых выбран адресным блоком 4 впредыдущем цикле,Количество разрядов сдвигающегорегистра 6 и блока 3 памяти должно г 5быть таким, чтобы при необходимой .:частоте тактового генератора 1 время, в течение которого кодовая комбинация со сдбигающего регистра 6передается на выход устройства, былобольше, чем время цикла считыванияблока 3 памяти.В общем случае минимальный периодвыходных импульсов Т равен2 То.35где Т - время цикла считывания блоЧка памяти;,Т - период импульсов тактовогоггенератора;и - количество разрядов регистра б .и блока 3 памяти.Таким образом, для получения необходимого быстродействия; т,е. минимального периода выходных импульсов, при использовании блока 3 памяти с любым быстродействием количество разрядов блока 3 памяти исдвигающего регистра 6 и период импульсов генератора 1 равны50и2 ТТаыхТвыхТг 2ФПри п=3 и,более быстродействиеустройства превышает быстродействиеблока 3 памяти.Так как быстродействие блоков памяти за счет сложности внутренней951668 Составител Техред А. Тюпиц Корректор Редактор Л. Веселовска акаренк Заказ 5971/ писно Филиал ППП "Патент", г, Ужгоро Проектна Тираж 959ИПИ Государственного комитета СССРпо делам изобретений и открцтий035, Москва, Ж, Раушская наб., д