Буферное запоминающее устройство

по делам нзеаретенн ткрмтн 72) Автор изобретения Н рико 1) Заявите) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЛСТВ устроиства я следствии то под влиянием факторов ин может быть вляето, что внеш- форма- искавышение надежИзобретение относится к вычислительной технике, в частности может быть использо вано для совместной работы с быстродействующими аналого-цифровыми преобразователями для измерения однократных и редкоповторяющихся процессов.Известно буферное запоминающее устройство (БЗУ), содержащее регистры, в которых потенциальные однотактные триггеры соединены через схемы совпадения, коммутатор, входной регистр, прямые и инверсные входы которого попарно соединены со схемами совпадения, подключенными к разделительным входам триггеров, образующих первую числовую линейку. Коммутатор представляет собой сдвиговый кольцевой регистр, каждый разрядный выход которого соединен со вторыми схемами совпадения. Триггер, генератор и логические схемы образуют устройство привода. Устройство обладает высоким быстродействием, поскольку работа всех элементов схемы происходит синхронно 1.Однако такое устройство требует больших затрат оборудования, поэтому. может быть использовано только в случае, когда объем хранимой информации невелик. Наиболее близким к предлагаемому техническим решением является БЗУ, содержащее накопитель, адресные входы которого соединены с выходами дешифратора, входы которого подключены к соответству- Б ющим выходам адресного счетчика. Входадресного счетчика соединен с выходом блока управления. Информационные входы накопителя соединены с выходами входного регистра, входы которого соединены с входными шинами устройства. Выходные шины накопителя соединены со входами выходного регистра, выходы которого соединены с выходными шинами устройства. Объем памяти такого устройства может быть достаточно большим, поскольку в качестве запомина ющих элементов могут быть использованыинтегральные ЗУ большой емкости 2. Недостатком такого ся низкая надежность в после окончания записи них дестабилизирующих ция, хранящаяся в БЗУ жена,Цель изобретения - ности устройства.920834 3Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее накопитель, адресные входы которого подключены к выходам дешифратора, информационные входы - к одним выходам входного регистра, а выходы накопителя под ключены к информационным входам выходного регистра, управляющий вход которого подключен к соответствующему выходу блока управления, адресный счетчик, выходы которого подключены ко входам дешифратора, а вход - к соответствующему выходу блока управления, входы входного регистра являются входами устройства, дополнительно введены сумматоры, первые входы которых подключены к выходам накопителя, вторые входы - к выходам выходного регистра, а выходы сумматоров являются выходами устройства, и элементы И - ИЛИ - НЕ, одни входы которых подключены к одним выходам входного регистра, другие входы - к другим выходам входного регистра, а выходы элементов И - ИЛИ - НЕ подключены к другим входам входного регистра, управляющие входы элементов И - ИЛИ - НЕ подключены к соответствующим выходам блока управления.На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства.Предлагаемое БЗУ содержит накопитель 1, дешифратор 2, адресный счетчик 3, блок 4 управления, входной регистр 5, элементы И в ИЛИ в 6, выходной регистр 7, сумматоры 8, входные шины 9 устройства и выходные шины 10 устройства.Устройство работает в режиме записи и в режиме считывания.Режим записи. Перед началом записи триггеры входного регистра 5 и адресный счетчик 3 устанавливаются в исходное состояние. Блок 4 управления переключает элементы И в ИЛИ в 6 таким образом, что, открытыми оказываются вентили, подключенные к прямым выходам триггеров входного регистра 5.На входе 0 каждого из триггеров входного регистра 5 устанавливается тот же логический уровень, что и на его инверсном выходе, При поступлении входного кода на входные шины 9 устройства соответствующие триггеры входного регистра 5 переключаются, а блок 4 управления переключает элементы И - ИЛИ - НЕ 6 таким образом, что включенными оказываются вентили элемента 6, соединенные с инверсными выходами триггеров входного регистра 5. На входе 0 каждого из триггеров входного регистра 5 устанавливается тот же логический уровень, что и на его прямом выходе, Вследствие этого преключения другие коды, поступающие на входные шины 9 устройства, не изменяют состояния триггеров входного регистра 5.Информация с выходов входного регистра 5 регистрируется накопителем 1. После 4окончания регистрации блок 4 управленияизменяет состояние адресного счетчика 3,соединенного со входами дешифратора 2, и переключает вентили элементов И - ИЛИ - НЕ6 в прежнее состояние. При поступ 5 лени и следующих кодовых импульсовна входные шины 9 устройства процесс записи повторяется. Входной регистр 5 совместно с элементами 6 осуществляет кодирование поступающей с входных шин 9 инфор 1 Омации таким образом, что каждый последующий код формируется из предыдущегосостояния регистра 5 и кода, поступившегос входных шин 9.Режим считывания. Перед началом считывания адресный счетчик 3 и триггеры выходного регистра 7 устанавливаются в то жесостояние, что и при подготовке к записи.Первое число выхода накопителя 1 поступаетна входы В триггеров выходного регистра7 и через сумматоры 8 на выходные шины 10устройства. После считывания информации20 с шин 10 во внешнее устройство импульсомблока 4 управления осуществляется записьинформации с выхода накопителя 1 в триггеры выходного регистра 7. Одновременно сэтим изменяется состояние адресного счетчика 3, в результате чего на выходных шинахнакопителя 1 появляется .следующее записанное в нем число. В результате поразрядного логического суммирования по гпод 2каждого текущего состояния выходных шиннакопителя 1 с их предыдущим состояниемзо на выходных шинах 10 устройства информация считывается в том же порядке и в тойформе, в какой она поступает при записи навходной регистр 5,Эпюры фиг. 2 (а, б) относятся к режимузаписи, эпюры фиг, 2 (г - е) относятся крежиму считывания, а эпюры фиг. 2 в являются общей для обоих режимов. На фиг, 2 априведен пример поступления кодовых импульсов с одной из входных шин 9 на входс триггера соответствующего разряда вход 4 ного регистра 5. На фиг. 2 б показаны моменты переключения вентилей элементовИ - ИЛИ - НЕ 6 блоком 4 управления. Нафиг. 2 приведена эпюра изменения состояния упомянутого триггера входного регистра 5. Состояние этого триггера записывает 45 ся в накопитель 1 и при считывании с соответствующей его шины поступает на вход0 триггера выходного регистра 7 и одиниз входов соответствующего сумматора 8по тод 2. На фиг. 2 г приведено изменениесостояния упомянутого триггера выходного,регистра 7. На фиг, 2 д показана информа-ция, поступающая на выходную шину 1 Ос выхода соответствующегО сумматора 8 погпод 2. На фиг. 2 е приведена информация,считываемая во внешнее устройство по дан 55 ному разряду, соответствующая сигналам,поступившим на входную шину 9.В предлагаемом устройстве, вследствиевведения Промежуточного кодирования, вслучае сбоя хранящейся в памяти информа5ции под влиянием внешних достабилирующих факторов при считывании, каждому искаженному числу соответствует другое искаженное число с отклонением в .том же разряде,При использовании гп БЗУ данного типа, последовательно управляемых одним блоком управления, искаженные числа отстоят друг от друга на расстоянии. т, что позволяет не только отличить искаженную информацию, но и, используя методы корреляционного анализа, восстановить истинную картину записанного процесса. Кроме того, время регистрации информации в этом случае также уменьшается в гп раз.формула изобретенияБуферное запоминающее устройство, содержащее накопитель, адресные входы которого подключены к выходам дешифратора, информационные входы - к одним выходам входного регистра, а выходы накопителя подключены к информационным входам выходного регистра, управляющий вход которого подключен к соответствующе 6му выходу блока управления, адресный счетчик, выходы которого подключены ко входам дешифратора, а вход - к соответствующему выходу блока управления, входывходного регистра являются входами устройства, отличающееся тем, что, с цельюповышения надежности устройства, оно содержит сумматоры, первые входы которыхподключены к выходам накопителя, вторыевходы - к выходам выходного регистра, авыходы сумматоров являются выходами уст 1 О ройства, и элементы И - ИЛИ - НЕ, однивходы которых подключены к одним выходам входного регистра, другие входы - кдругим выходам входного регистра, . а выходы элементов И - ИЛИ - НЕ подключенык другим входам входного регистра, управ 1 ляющие входы элементов И - ИЛИ - НЕ подключены к соответствующим выходам блокауправления.Источники информации,принятые во внимание при экспертизе2 о 1. Авторское свидетельство СССР411652, кл, Н 03 К 15/00, 1974,2, Авторское свидетельство СССР515)54, кл. 6 11 С 9/00, 1976 (прототип),Составитель С. Шустенко Редактор В. Бобков Техред А. Бойкас Корректор Г. Решетняк Заказ 2356/62 Тираж 624 Поднисное ВНИИПИ Государственного комитета СССР по делам изобретений и оч крытий 113035, Москва, Ж - 35, Раушская наб., д, 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4