Устройство для многоканальной передачи-приема дискретной информации

Союз СоветскихСоцкалисткческнхРеслублкк ОПИСАНИЕс 9191 АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. 27/ Гвеударствеааый комитет СССР аа делам нзобретеянй, ДК б 2.З 94публиковано 07.04.8 Бюллетень5 н открытл ата опубликования описанк(72) Авторы изобретени аркийИ ВЛ,. Чалых - -" С. В. Бухарин, В. П, Колане аявител(54) УСТРОЙСТВО ДЛЯ МНОГОКАНАЛЬНОЙ ПЕРЕДАЧИ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАИИолы коти входа выход оторого подключе к информ спиющего блок иному вхо.пс"лехоустойыходного соп ако в известном устроист омех Изобретение относится к радиотехнике, Известно устройство дпя многоканальной передачи-приема дискретной информации, содержащее иа передаюспей стороне генератор сетки частот, выходы. которсло подкпнгченьс к одним входам блока фазовых манипуляторов, другие входы которого соединены с выходами распределительного блока, вход которого соедтптен с выходом перскодирую. щего блока, и формирователь группового си нала, а на приемной стороне - блок управ ления, выход которого соединен с управляю шими входами выходного согласуюгцега бло ка, блока вычисления разности фаз и каналь ных блоков, выходы которых лолключеньс к входам первого блока памяти, вы рого соединены с информационным ми блока вычисления разности фаз чивость недостаточна.Цель изобретения - повьсшспие тойчивости. Для достижения поставтеннои цели в уст. ройство для многоканальной передачи. приема дискретной информации, содержащее на пере- лающей стороне генератор сетки частот, выходы которого подключены к одним вхо. лам блока фазовых манипуляторов, друтие . входы которого соединены с выходами рас. пределительного блока, вход которого соеди. нен с выходом перскоднруюшего блока, и формирователь группового сигнала, а на приемной стороне - блок управления, выход которого соединен с управляющими входами выходного согласующего блока, блока вычисления разности фаз и канальных блоков, выходы которых подключены ко вхо. дам первого блока памяти, выходы которого соединены с информационными входами бло. ка вычисления разности фаз, выход которо. го подключен к информационному входу выходного согласующего блока, на передающей стороне в каждый канал ввелепы сумматор, ключи, усилитель и элемснт задержки, выод которого через усилитель подключен к ервому входу первого клнвса, выход кото919150 рого соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, первый вход которого соеди.нен со входом элемента задержки и с соответствующим канальным выходом блока фазовых манипуляторов, причем вторые входы ключей соединены с соответствующими вы.ходами распределительного блока, а выход сумматора подключен к канальному входу формирователя группового сигнала, на приемной стороне введены сумматоры, квадраторы, перемножители, накопители, блоки памяти, усилители, генератор нормированного сигнала и блок вычисления амплитуды и фазы сигнала, входы которо о соединены с вы.ходами первого и второго накопителей, входы которых соединены соответственно с выходами первого и второго усилителей, первые входы которых соединеныс выходом первого сумматора, первый вход которого соединен с выходом первого квадратора, вХод которого соединен с выходом второго сумматора, со входом второго блока памяти, с первым входом первого перемножителя и с первым входом второго перемножителя, второй вход которого соединен с первым входом третьего перемножителя и с выходом третьего блока памяти, вход которого соединен с выходом третьего сумматора, с входом второго квадратора, с вторым входом30 третьего перемножителя и с первым входом четвертого перемножителя, второй вход которого соединен с выходом второго блока памяти и с вторым входом первого перемножителя, выход которого подключен к первому входу четвертого сумматора, второй вход которого соединен с выходом третьего перемножитедя, при этом выход четвертого сумматора подключен к второму входу первого усилителя, второй вход второго усили- . теля соединен с выходом пятого сумматора, входы которого соединены с выходами пер.вого и четвертого перемножителей, выход блока управления подключен к одним вхо.дам второго и третьего сумматоров, другие входы которых соединены с выходами первого блока памяти, причем выход генератора нормированного сигнала подключен к до.полнительному входу второго накопителя, а выходы блока вычисления амплитуды и фазы сигнала через канал обратной связи под лючены к управляющим входам элементов задержки и усилителей передающей стороны. 4На чертеже изображена структурная электрическая схема предлагаемого устройства,Устройство содержит на передающей стороне перекодирующий блок 1, распределительный блок 2, блок 3 фазовых манипуляторов,ключи 4 и 5, генератор 6 сетки частот, элемент 7 задержки, усилитель 8, сумматор 9,формирователь 10 группового сигнала, наприемной стороне - канальные блоки 11,блок 12 памяти, блок 13 вычисления разнос,1 ти фаз, выходной согласующий блок 14, уп.равляющий блок 15, сумматоры 16, блоки 17памяти, перемножители 18, сумматор 19,усилители 20, накопители 21 и 22, генера.тор 23 нормированного сигнала, блок 24вычисления амплитуды и фазы сигнала, сумматор 25, квадраторы 26,Устройство работает следующим образом.В интервал времени, выделенный для коррекции каждому из Й сигналов последова.тельно из блока 3 подается тест. сигнал. Тестсигнал состоит из четырех последовательныхпосылокг, Ь), 5 г 2 (Й), б г (1), 5 г 4 Й), г = 1 М;(сигналы 8(т), рассматриваются на выходе формирователя 10. В первых двух посылках фазы сигналов совпадаюг и коррекция отсутствУет (/Гг/ =1, Ф (и) = ", ТРетьЯ посыл. ка отличается от первых двух манипуляцией фазы на и В четвертой посылке снова производится манипуляция фазы на Т и, кроме того, на интервале коррекции устанавливается ./Кг / =2, ср (кг)0. Посылки, в которых отсутствует коррекция, пропускаются через ключ 5, часть посылок (интервал коррекции), на которой производится коррекция,. пропускается через ключ 4, остальная часть через ключ 5. В приемной части тест-сигнал проходит обработку по алгоритму приема вплоть до блока 12 памяти, на выходах которого присутствуют четыре сигнала: пара квадратурных откликов,Х;,У/ от очередной по. сылки и пара квадратурных откликов Х;:1 У., от предыдущей посылки. Эти отклики считываются из блока 12 памяти последовательно по всем М каналам.При передаче тест. сигнала по г.му каналу блок вычисления оптимальных параметров кор. рекции вычисляетмодуль и фазу комплексного коэффициента коррекций Кгг-го канала по алгоритмус Сье 2 е)(ае+ Хзе)+Рзе УгеР 4 ефзе)ор- дР 4 е + Х 3 е) +64 +У ) где ре ххе и Уре, У У 4 - откликина вторую, третью и четвертую последки45Тест-сигнал подается последовательно пооси й каналам модема и, таким образом,все каналы модема адаптируются к состоянию линии связи,Использование предлагаемого устройствавыгодно отличает его от известного, поскольку применение коррекции сигнала повышаетпомехоустойчивость. 5 919В паре сумматооов 1 б вычисляются суммы между двумя последующими откликамив квадратурных каналах. Первые суммыХ 5 е+ Хзе и У 1-Уе эапоминаютсЯ в блоках17 памяти, Вторые суммы Х 4 е тХ и У 4 р+ УЗеподаются на перемножитель 18 и, через квадраторы 26 на сумматор 25. Сумма квадратоввторых сумм с выхода сумматора 25 используется для управления масштабом передачисигналов в усилителях 20 в соответствии 1 Осо знаменателем слагаемых в выражении(1). Четыре перемножителя 18 и сумматор 19служат для получения четырех комбинацийпроизведения первых и вторых сумм в соответствии с числителями слагаемых в выражении (1). Сумма н разности, в соответствиис выражением (1), произведений с выходовсумматоров 19 поступают на усилители 20,управляемые с выхода сумматора 25 в соответствии с выражением (1). Полученные 20в усилителях 20 сигналы последовательно вовремени суммируются в накопителях 21 и22. Здесь накапливаются результаты обработок откликов по всем каналам, В накопитель 22, кроме указанных, вводится из ге- э 5нератора 23 нормированного сигнала нормирующий единичный сигнал, т.е. сигнал отсутствия коррекции (первое слагаемое в вы,ражении (1), Этот сигнал соответствует сле.дующему условию: при нулевых сигналах навыходе усилителей 20 за счет сигнала на выходе генератора 23 нормированного сигналапо каналу обратной связи подастся информация о параметрах коррекции (Кг/=1,Ф(К 1.) О,т,е. сигнал начальных точек управления элементами 7 задержки и усилителями 8.Вычисление модуля и фазы (1 К 1 Ор иР Кгт ) выражения (1) производится вблоке 24 вычисления амплитуды и фазы.Сигналы с выхода блока 24 вычисления40амплитуды и фазы через канал обратной связи управляют элементами 7 задержки и усилителями 8 с переменным коэффициентомусиления модулятора,фо р мул а изобретения Устройство для многоканальной передачиприема дискретной информации, содержащее150 6 на передающей стороне генератор сетки час тот, выходы которого подключены к одним входам блока фазовых манипуляторов, другие входы которого соединены с выходами распределительного блока, вход которого соединен с выходом перекодирующего блока, и формирователь группового сигнала, а на приемной стороне - блок управления, выход которого соединен с управляющими входами выходного согласующего блока, блока вычисления разности фаз и канальных блоков, выходы которых подключены к входам первого блока памяти, выходы которого соединены с информационными входами блока вычисления разности фаз, выход которого подключен к информационному входу выходного согласующего блока, о т л и ч а ющ е е с я тем, что, с целью повышения помехоустойчивости, на передающей стороне в каждый канал введены сумматор, ключи, усилитель и элемент задержки, выход которого через усилитель подключен к первому входу первого ключа, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго ключа, первый вход которого соединен со входом элемента задержки и с соответствующим канальным выходом блока фазовых манипуляторов, причем вторые входы ключей соединены с соответствующими выхода.ми распределительного блока, а выход сумматора подключен к канальному входу форми.рователя группового сигнала, на приемной стороне введены сумматоры, квадраторы, пе.ремножители, накопители, блок памяти, усилители, генератор нормированного сигнала и блок вычисления амплитуды и фазы сигнала, входы которого соединены с выходами первого и второгО накопителей, входы которых соединены соответственно с выходами первого и второго усилителей, первый входы ко.торых соединены с выходом первого сумматора, первый вход которого соединен с выходом первого квадратора, вход которого соединен с выходом второго сумматора, со входом второго блока памяти, с первым входом первого персмножителя и с первым входом второго перемножителя, второй вход которого соединен с первым входом третьего перемножителя и с выходом третьего блока памяти, вход которого соединен с выходом третьего сумматора, с входом второго квадратора, с вторым входом третьего перемно жителя и с первым входом четвергого перемно . жителя, второй вход которого соединен с выходом второго блока памяти и с вторым входом первого перемножителя, выход которого подключен к, . первому входу четвертого сумматора, второй919150 ПИИПИ Заказ 216 Е/43 Тираж Подписно Эиииач П 11 П "Паген. г.ужгород, ул, Проектная,вход которого соединен с выходом третьегоперемножителя, при этом выход четвертогосумматора подключен к второму входу пер.вого усилителя, второй вход второго усилителя соединен с выходом пятого сумматора, входы которого соединены с выходамипервого и четвертого перемножителей выходблока управления подключен к одним входам второго и третьего сумматоров, другиевходы которых соединены с выходами пер.вого блока памяти, причем выход генератора нормированного сигнала подключен к дополнительному входу второго накопителя, авыходы блока вычисления амплитуды и фазыситнала через канал обратной связи подключены к управляющим входам. элементов задержки и усилителей передающей стороны.Источники информации,принятые во внимание при экспертизе1. Заездный А, М. и др. Аппаратура пере 10 дачи дискретной информации. МС - 5. М.,