Устройство выборки микрокоманд

Союз Советских Социалистически 1 Республик(23) Приоритет Государственный комитет СССР но дедам изобретений н открытийОпубликовано 30.1281. Бюллетень Й 948 Дата опубликования описания 30. 12. 81(72) Авторы изобретения Л.Я.Карпман и А.А.Якуба Ордена Ленина институт кибернетики АН-Украинской ССР(54) УСТРОЙСТВО ВЫБОРКИ ИИКРОКОМАНД Изобретение относится. к вычислительной технике и может быть применено в цифровых вычислительных машинах с микропрограммным управлением.Известен микропрограммный процессор, использующий общую дисковую память для хранения микропрограмм и данных, причем память разбита на две самостоятельные области с регулируемой границей, предназначенные для раздельного хранения отдеЛьных подпрограмм (макрокоманд) и последовательностей отдельных микрокоманд (микропрограмм) 1.Недостаток данного процессора состоит в том, что выбор дисковой памяти в качестве единственной памяти процессора ограничивает возможности его производительности. Наиболее близким к предлагаемому является устройство выборки микро- команд, содержащее блок управления, регистр микрокоманд, два блока сравнения, регистр границы управляющей памяти, регистр границы оперативной памяти, блок выделения поля, адресный сумматор, регистр адреса микро- команды, регистр базы оперативной памяти. В известном устройстве байтоваяорганизация оперативной памяти. Обращение в оперативную память за очередной микрокомандой происходиттолько в случае ее отсутствия в управляющей памяти. Иикрокоманда, выделяемая из управляющей или опера-.тивной памяти, заносится непосредственно в регистр микрокоманд 2.0 Недостатком известного устройства является существенное замедлениеего работы при выборке микрокомандиз оперативной памяти,Цель изобретения - повышение15 быстродечствия.Поставленная цель достигаетсятем, что в устройство, содержащеерегистр микрокоманд, первый вход которого соединен с первым входом уст 20 ройства, первый вход первого блокасравнения соединен с первым выходомрегистра адреса микрокоманды, авторой вход - с выходом регистраграницы управляющей памяти, первый25 вход второго блока сравнения соеди"нен с первым выходом адресного сумматора, а второй вход - с выходомрегистра границы оперативной памяти,вход регистра границы оперативной30 памяти соединен со вторым входомустройства, первый вход дешифратора поля соединен с третьим входом устройства, второй выход адресного сумматора соединен с первым входом регистра адреса микрокоманды, третий выход - с первым выходом устройства, первый вход - со вторым выходом регистра адреса микрокоманды, а второй вход - с первым выходом регистра базы оперативной памяти, третий выход регистра адреса микрокоманды соединен со вторым выходом устройства, выход и первый вход блока управления, выходы двух блоков сравнения, второй вход дешифратора поля соединены с кодовой шиной управления, выход и второй вход .регистра микрокоманд, вход регистра границы управляющий памяти, первый выход дешифратора поля, второй вход адресного сумматора, четвертый выход регистра адреса микрокоманды, а также вход и второй выход регистра базы оперативной памяти соединены с кодовой шиной данных, введены триггер и регистр хранения микрокоманд, причем выход триггера соединен со вторым входом блока управления, а вход - с кодовой шиной управления, вход регистра хранения микро- команд соединен со вторым выходом дешифратора поля, первый выход регистра хранения микрокоманд соединен со вторым входом регистра микрокоманд, а второй выход - с кодовой ши-, ной данных.На чертеже представлена блок-схема устройства выборки микрокоманд,Устройство выборки микрокоманд содержкт блок 1 управления, регистр 2 микрокоманд, первый блок 3 сравнения, второй блок 4 сравнения, регистр 5 хранения микрокоманд, триг" гер б, регистр 7 границы Управляющей памяти, регистр 8 границы оперативной памяти, дешифратор 9 поля, адресный сумматор 10, регистр 11 адреса микрокоманды, регистр 12 базы оперативкой памяти.Триггер б предназначен для хранения управляющего признака, а регистр 5 хранения микрокоманд - для предварительного хранения микрокоманды или константы, автоматически выбираемых из оперативной памяти вместе с очередной выполняемой микрокомандой.Работа устройства выборки микро- команд синхронизируется блоком 1 управления, который управляет выборкой микрокоманд иэ управляющей или оперативной памяти и занесением очередной выполняемой микрокоманды в регистр 2 микрокоманд. Информация о местоположении очередной выполняемой микрокоманды - в оперативной или управляющей памяти вырабатывается двумя блоками 3 и 4 сравнения соответственно и поступает на кодовую шину управления. В первую очередь блоком 1 управления анализируется признак наличия очередной выполняемой микрокомандыв управляющей памяти. Исходили данными, поступающими на входы блока 3 сравнения для выработки указанного признака, являются граничное значение выделенной области управляющейпамяти, хранящееся в регистре 7 границы управляющей памяти, а такжеадрес микрокоманды, хранящийся в регистре 11 адреса микрокоманды.Содержимое регистра 7 границы управляющей памяти устанавливается через кодовую шину данных, содержимоерегистра 11 адреса микрокоманды формируется непосредственно в данном регистре, либо заносится в него из адресного сумматора 10 или через кодовую шину данных, При линейном следовании микрокоманд отсчет очередной микрокоманды выполняется непосредственно в регистре 11 адреса микрокоманды, выступающем в роли счетчика. При нарушении такого следования, вызываемом микрокомандами условного или безусловного перехода, а также обращения к подпрограмме, адрес очередной мккрокоманды формируется в регистре 11 адреса микрокоманды адресным сумматором 10 по адресу текущей микрокоманды, содержащемуся в регистре 11 адреса микро- команды, и относительному смещению, поступающему на вход адресного сумматора 10 из регистра 2 мккрокоманд через кодовую шину данных. При выполнении микрокоманд, изменяющих содержимое регистра 11 адреса микро- команд, новое значение заносится в 1 него через кодовую шику данных. 40 При обнаружении признака наличияочередной выполняемой микрокомандыв управляющей памяти блок 1 управления инициирует выборку очередной микрокоманды из управляющей памяти поадресу, передаваемому из регистра 11адреса микрокоманды через второйвыход устройства. При отсутствии .указанного признака блок 1 управления анализирует признак наличияочередной выполняемой микрокомандыв оперативной памяти. Исходнымиданными, поступающими на входы блока 4 сравнения для выработки данного признака, являются граничное значение выделенной области оперативной.памяти, хранящееся в регистре 8границы оперативной памяти, а такжеадрес микрокоманды, формируемый ад-ресным сумматором О по содержимо"му регистра 11 адреса микрокоманды 66 и значению базового адреса опера-,тивной памяти, хранящемуся в регистре 12 базы ,оперативной памяти. Содержимое регистра 8 границы оперативной памяти устанавливается через 65 второй вход устройства, содержимое5 10 15 20 25 30 формула изобретения 35 40 45 ройства, первый вход дешифратора поля соединен с третьим входом устрой-ства, второй выход адресного сумматора соединен с первым входом регистраадреса микрокоманды, третий выход - спервым выходом устройства, первыйвход - со вторым выходом регистра адреса микрокоманды, а второй вход - спервым выходом регистра базы оперативной памяти, третий выход регистраадреса микрокоманды соединен со вторым выходом устройства, выход и первый вход блока управления, выходыдвух блоков сравнения, второй входдешифратора поля соединены с кодовой 60,шиной управления, выход и второйвход регистра микрокоманд, вход регистра границы управляющей памяти,первый выход дешифратора поля, второй вход адресного сумматора, четвер" 65 тый выход регистра адреса микроко" регистра 12 базы оперативнои памяти - через кодовую шину данных.Наличие данного признака указывает на нозможное обращение эа очередной микрокомандой в оперативную память по адресу, передаваемому иэ адресного сумматора 10 через первый выход устройства, отсутствие данного признака - на аварийное обращение.Микрокоманда, считываемая из управляющей памяти, через перный вход устройства поступает непосредственно в регистр 2 микрокоманд. Микро- команды, считываемые в составе слова иэ оперативной памяти,через третий вход устройства поступают на вход дешифратора 9 поля, который выполняет выделение поля каждой микрокоманды из данного слова. Очереднаявыполняемая микрокоманда через второй выход дешифратора 9 поля и кодовую шину данных также поступает в регистр 2 микрокоманд, а микрокоманда, автоматически выбираемаявместе с очередной выполняемой микрокомандой, через вход 13 регистра 5хранения микрокоманд заносится в регистр 5 хранения микрокоманд.Дешифратор 9 поля имеет универсальное назначение и используетсяпри обработке полей переменной длины в ходе выполнения микрокоманд,описывающих работу с полем оперативной памяти. Данная обработка предполагает выделение или занесение поляпеременной длины в слове оперативнойпамяти, а также сдвиг поля на требуемую величину. Управляющая информация, задающая размер поля и необходимую величину его сдвига., поступает в дешифратор поля с кодовой шины управления.Цикл выполнения каждой микрокоманды начинается с занесения ее в регистр 2 микрокоманд через один из трех его входов, а также с анализа местоположения и запуска цикла вы-борки микрокоманды,следующей в.микропрограмме за выполняемой. Если.в результате анализа такая микрокоманда обнаружена в управляющей памяти, то укаэанный запуск выполняется безусловно. Если в результате анализа такая микрокоманда обнаружена в оперативной памяти, то наличие регистра 5 хранения микрокоманд и триггера 6 позволяет не выполнять указанный запуск, если в составе слова оперативной памяти данная микрокоманда уже была выбрана из оперативной памяти на предыдущем цикле обращения к ней.При необходимости выполнения такой микрокоманды обращение за ней в оперативную память заменяется пересылкой данной микрокоманды иэ регистра 5 хранения микрокоманд в регистр 2 микрокоманд через выход 14. Признак наличия требуемой микрокоманды фиксируется в триггере б. В ходе работы устройства этот, признак постоянно анализируется и корректируется блоком 1 управления соотнетственно через выход 15 и вход 16 блока. Занесение микрокоманды из оперативной памяти в регистр 5 хранения микрокоманд сопровождается установкой триггера б в ф 1, а пересылкой этой микрокоманды н регистр 2 микрокоманд - установкой этого триггера в0Регистр 5 хранения микрокоманд с выхода 17 выдает на кодовую шину данных константу, автоматически считанную из оперативной памяти вместе с очередной ныполняемой микрокомандой.Информация о наличии такой кон- станты аналогичным образом фиксируется в триггере б.Таким образом, включение регистра 5 хранения микрокоманд и триггера б н устройство выборки микрокоманд 1обеспечит 50-ную экономию числа обращений в оперативную память при выполнении линейной последовательности микрокоманд, расположенных в оперативной памяти, что повышает производительность процессора. Устройство выборки микрокоманд, содержащее регистр микрокоманд, первый вход которого соединен с первым входом устройства, первый вход пер-вого блока сравнения соединен с пеовым выходом регистра адреса микрокоманды, а второй вход - с выходом регистра границы управляющей памяти, первый вход второго блока сравнения соединен с первым выходом адресногосумматора, а второй вход - с выходомрегистра границы оперативнойпамяти,вход регистра границы оперативной памяти соединен со вторым входом уст894709 Составитель Г. ПономареваРедактор Е,Дичинская Техред Т. Маточка Корректор Г.Назарова Заказ 11490/78 Тираж 748 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаушсПодписноемитета СССРоткрытийя наб., д. 4/5 илиал ППП Патент, г, Ужгород, ул, Проектыа манды, а также вход н второй выход регистра базы оперативной памяти соединены с кодовой шиной данных, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия, в него, введены триггер и регистр хранения микрокоманд, причем выход триггера соединен со вторым входом блока управления, а вход - с кодовой шиной управления, вход регистра хранения микрокоманд соединен со вторым выходом дешифратора поля, первый выходЭ регистра хранения микрокоманд соединен со вторым входом регистра микрокоманд, а второй выход - с кодовойшиной данных.Источники информации,принятые во внимание при экспертизе1. Патент СИЛ 9 3.725862,кл. С 06 Г 3/00, 1973.2, В 1720 Яег 1 ез сепгаГ яузещ,есйп 1 са 8 аапиа 6 Вцггоццйе, сограга 1 д,оп, Эе 1 гоАС, М 1 сй 1 дап 1975,р. 1-4-1"108, 9 1066941 (прототип)