Цифровой фазовый детектор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскик Социанистических Республик(22 Заявлено 071279 (21) 2847984/18-21 (5 тМ. КЛ.3 Н 03 К 13/02 с присоединением заявки йо(088.8) Государственный комитет СССР по делам изобретений и открытийОпубликовано 30,1181 бюллетень Но 44 Дата опубликования описания 30. 11, 8 1(72) Авторы изобретения В,И.Соколов, Ш,К,Валиев, В.Н,Коваленко , и С.А.Щиголев Уральский электромеханический институт инженеров железнодорожного транспорта(11) Заявитель 54) ЦифРОВОЙ фАзОВый детектор Изобретение отйосится к испульсной технике и может быть использова" но в системах передачи информации с фазовой манипуляцией.Известен фазовый дискриминатор, содержащий Фазовый раэличитель на входы которого поданы диакриминируемый и .опорный сигналы, триггер блокировки, логические элементы, форми-. рователь сигнала рассогласования (11.Однако Функциональные воэможности его ограничены.Наиболее близким по технической сущности к предлагаемому является цифровой фазовый детектор, содержащий преобразователь Фазы во временной интервал, генератор, реверсивный счетчик 2.Однако известный детектор не обеспечивает расшифровку Фазоманипулированных сигналов ввиду отсутствия непрерывности измерения.Цель: изобретения - расширение функциональных возможностей устройства.Для достижения поставленной цели циФровой Фазовый детектор, содержащий преобразователь разности фаз во временной интервал, генератор, соединенный со счетчиком, элементы И, снабжен триггерами задержки, инФормационные входы которых соединены с выходом переполнения счетчикаи первым входом элемента И, причем .вход синхронизации одного из них соединен с выходом преобразователя разности фаз во временной интервал ивходом введенного Формирователя сброса непосредственно, а вход синхронйэации другого - через первый инвертор, при этом выход формирователясброса через введенную линию задержки соединен с входом сброса счетчика и входом установки нуля триггерарасстройки, а через второй инвертор:соедииен с третьим входом элементаИ, второй вход которого соединен свыходом триггера расстройки, входустановки единицы которого через де 20 шифратор подключен к информационнымвыходам счетчика.На Фиг.1 представлена структурная схема цифрового фазового .детектора на фиг.2- временные диаграммы, поясняющие . работу детектора,Устройство содержит преобразователь 1 разности Фаз во временной,интервал, выход которого соединен,свходом синхронизации первого трйгге-ра 2 задержки непосредственно, 4 ереэ35 40 45 50 55 60 первый инвертор 3 - с входом синхронизации второго триггера 4 задержки и непосредственно с входом формирователя 5 сброса, подключенного своим выходом к линии. 6 задержки и к второму инвертору 7; генератор 8, выход которого подключен к счетчику 9, информационные выходы которого подключены к дешифратору 10, а выход переполнения - к управляющим входам триггеров 2 и 4 и к первому входу элемента И 12; триггер 11 расстрой- ки, входы установки нуля и единицы которого подключены к выходам линии б задержки и дешифратора 10 соответственно; второй и третий входы элемента И 12 соединены с выходами триггеров 11 и 7 соответСтвенно.При поступлении импульса переменного тока, фаза которого близка к фазе колебаний опорного генератора, на выходе преобразователя 1 образуются нулевые импульсы, длительность ко. торыхс 0,25 Т (Фиг.2 а). Под действием каждого перепада напряжения, возникающего на выходе преобразователя 1, формирователь 5 формирует короткий импульс сброса. 1 осле очередного сброса (например, в момент времени ) счетчик 9 начинает заполняться импульсами высокой частоты, поступающими из генератора 8. Емкость счетчика и,частоты следования импульсов генератора 8 выбраны таким образом, что при0,25 Т счетчик,.9 не заполняется, и на его выходе переполнения удерживается единичный потенциал. В момент времени 2 на входе синхронизации триггера 2 воз,никает перепад О/1, что приводит к записи 1 в этом триггере. После этого происходит сброс, и он начинает опять заполняться. К моменту времени 1 счетчик 9 заполнится и на его выходе переполнения установится нулевой потенциал. В момент й возникает перепад О/1 на входе синхронизации триггера 4, благодаря чему этот триггер остается в нулевом положении, В момент 14 подтверждается единичное состояние, в котором он находится до окончания импульса пе" ременного тока (кодового импульса).После окончания кодового импульса, начиная с момента 16, счетчик 9 все время переполняется, ввиду чего в момент 1 триггер 2 приходит в нулевое.состояние.Аналогичным образом при поступлений импульса переменного тока, Фаза которого противоположна фазе опорных колебаний, срабатывает триггер 4 (фиг.2 б).Если в процессе приема кодового импульса расхождение фаз опорного и сигнального колебаний превосходит заранее установленную норму, то на выходе эдемента И 12 возникает сигнал рассогласования. Происходит этоследующим образом. Число, записанное в счетчик 9, зависит от степени.расхождения фаз. Максимально допус" тимому расхождению фаз соответствует определенное число, на котороенастроен дешифратор. Следовательно,если расстройка превосходит это значение, то на выходе дешифратора 10возникает короткий импульс, отчего вгриггере 11 записывается единица. В момент появления импульса сброса (например, момент 1, фиг.2 О) единичныйимпульс поступает с выхода инвертора7 на один из выходов элемента И 12,на другие входы поступают также еди-ничные потенциалы с выхода переполнения счетчика 9 и прямого выходатриггера 11, что приводит к появлениюимпульса на выходе элемента И 12. Этот импульс используется для подстройки частоты опорного генератора.Предлагаемый циФровой фазовый де" тектор обеспечивает Воэможность применения его в системах Фазовой манипуляции и вырабатывает сигнал рассогласования для подстройки частоты опорного генератора. Формула изобретения Цифровой Фазовый детектор, содержащий преобразователь разности Фазво временной интервал, генератор,соединенный со счетчиком, элементы И,о т л и ч а ю щ и й с я тем, что, сцелью расширения функциональных возможностей, он снабжен триггерами задержки, информационные входы которыхсоединены с выходом переполнениясчетчика и первым входом элемента И,причем вход синхронизаций одного иэних соединен с выходом преобразователя разности фаз во временной интервал и входом введенного формирователя сброса непосредственно, а входсинхронизации другого - через первыйинвертор, при этом выход формирователя сброса через введенную линию задержки соединен с входом сброса счетчиков и входом установки нуля триггера расстройки, а через второй инвертор соединен с третьим входом элемента И, второй вход которого соединен с выходом триггера расстройки,вход установки единицы которого че"рез дешифратор подключен к информационным выходам счетчика.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 632013, кл. Н 03 В 13/02, 1978.2. Авторское свидетельство СССРР 481129, кл. Н 03 К 13/02, 1976.(Риг,2 Составитель Техред А.Ач Е в орректор В. Вутяг 4/ Филиал ППП фПатент, г. Ужгород, ул. Проектная,Редактор В,Не Закаэ 10559/7 тираж 991 ВНИИПИ Государс по делам иэо 13035, Москва, Ж нног тени Рауш Подписное комитета ССи открытий кая наб., д