Цифровой фазометр для определения фазы дисбаланса ротора

(5)5 6 01 Й 25 Е АТЕНТ СССР) ИСАНИЕ ИЗОБРЕТ ЩцщуИРй И(46 (71 "Э (72 (56 )ч ко идер во ССС О, 1982 во ССС , 1957.(54 УДАРСТВЕННОЕ .ПАТЕНТНОЕОМСТВО СССР ВТОРСКОМУ СВИДЕТЕЛЬСТВ 4776326/2103,01.9007,02.93. БюлСпециальноиос"В,м. Сокол и А,Г. ШнАвторское свидетельс056076, кл. 6 01 й 25/Авторское свидетельс М " 23617, кл. 6 01 В 25/00ЦИФРОВОЙ ФАЗОМЕТР ДЛЯ ОПРЕДЕЛЕНИЯ ФАЗЫ ДИСБАЛАНСА РОТОРА 57 Использование: бесконтактное измереи фазы дисбаланса роторов, в том числе о оров мотор-подшипников, вращающихся в бесконтактном газомагнитном подвесе, Сущность изобретения; определение фазы дисбаланса ротора пройзводят между сигналом дисбаланса и опорным сигналом начального положения ротора, который формируется бесконтактным способом с использованием оптоэлектронного датчика, отличием изобретения является; введение в опорном канале селектора сигналов и блока компенсации фазового сдвига селектора, позволяющих выделить истинные и подавить ложные сигналы ойтоэлектронного датчика. Фазовый сдвиг селектированных сигналов измеряется фазометром с постоянным измерительньм временем, 2 з,п,флы, 4 ил.вертый и пятый входы - соответственно спервым, вторым и третий входами селектора сигналов,На фиг, 1 представлена функциональ 5 ная схема цифрового фазометра для определения фазы дисбаланса ротора; на фиг,2 - функциональная схема селектора сигналов; на фиг, 3 - функциональная схема блокакомпенсации фазового сдвига селектора; на"0 фиг, 4 - временные диаграммы.Цифровой фазометр для определенияфазы дисбаланса ротора (фиг. 1) содержитпервый формирователь 1, входом соединенный с оптоэлектронным датчиком 2 началь 15 ного положения ротора., а именно сдиодным фотоприемником 3, через первыйрезистор 4, соединенный с источником сигнала пйтания и оптически связанный с диодным излучателем 5, последовательно20 соединенный со вторым резистором 6, второй формирователь 7, генератор импульсов8, селектор 9 ситналов, снабженный двумявходами 10 и 11 и тремя выходами 12, 13, 14,причем первый вход 10 селектора 9 соеди 25 нен с выходом первого формирователя 1, авторой его вход 11 соединен с выходом генератора импульсов 8 и со вторым резистором 6 оптоэлектронного датчика 2, блок 15компенсации фазового сдвига селектора,30 снабженный пятью входами 16, 17, 18, 19,20 и одним выходом, причем первый вход 16блока 15 соединен с выходом второго формирователя 7, второй его вход 17 соединенс выходом генератора 8 импульсов, третий 40 45 50 55 Изобретение огносится к измерительной технике и может быть использовано длябесконтактного измерения фазы дисбаланса роторов, в том числе роторов мотор-подшипников, вращающихся в бесконтактномгазомагнитном подвесе.Наиболее близким из известных является цифровой фазометр с постоянным измерительным временем, содержащий дваформирователя, входы которых являютсявходами фазометра, триггер с раздельнымивходами, подключенными к выходам формирователей, счетчик, вход которого через доесхемы совпадения соединен с выходомтриггера, генератор импульсов, выход которого соединен с управляющим входом первой схемы совпадения, времяэадающийделитель частоты, входом соединенный свыходом задающего генератора, а выходом - с управляющим входом второй схемысовпадения,Недостатком известного цифрового фазометра является низкая надежность измерений при бесконтактном определенииначального положения ротора оптоэлектронным датчикОм с отражением оптическо-го луча, обусловленная тем, что оптическиенеоднородности на поверхности ротора,(царапины, шероховатости, потертости,блики и т.п,) воспринимаются датчиком какложные метки и искажают результаты измерений.Целью изобретения является повышение надежности определения фазы дисбаланса ротора путем селекции сигналов в 3опорном канале.Указанная цель достигается тем, что вцифровой фазометр, содержащий первый ивторой формирователи, первый триггер,первый и второй логические элементы И,генератор импульсов, времязадающий делитель и первый двоичный счетчик, введенысоединенный со входом первого формирователя оптоэлектронный датчик начальногоположения ротора, состоящий из диодногофотоприемника, соединенного через первый резистор с источником сигнала питанияи диодного излучателя, соединенного черезвторой резистор с выходом генератора импульсов, блок компенсации фазового сдвигаселектора и селектор сигналов, первый входкоторого соединен с выходом первого формирователя, второй вход - с выходом генератора импульсов, а первый выход - спервым входом первого триггера, второйвход которого соединен с выходом блокакомпенсации фазового сдвига селектора,первый вход которого соединен с выходомвторого формирователя, второй входс выходом генератора импульсов, третий, чет 18, четвертый 19 и пятый 20 его входы соединены соответственно с первым 12, вторым 13 и третьим 14 выходами селектора 9 сигнала, первый триггер 21, Я-входом соединенный с первым оыходом 12 селектора 9 сигналов и В-входом соединенный с выходом блока 15 компенсации фазового сдвига селектора, времязадающий делитель 22, входом соединенный с выходом генератора 8 импульсов, первый двухвходовый логический элемент И 23, первый входом соединенный с прямым выходом первого триггера 21 и вторым входом - с выходом генератора 8 импульсов, второй доухвходовой логический элемент И 24, первым входом соединенный с выходом первого логического элемента И 23, вторым входом - с выходом времязадающего делителя 22, а выходом - трактовым С-входом первого двоичного счетчика 25. Селектоо 9 сигналов (фиг. 2) содержит третий доухвходовый логический элемент И 26, первый и второй входы которого являются соответственно первым 10 и вторым 11 входами селектора 9, пероый логический элемент "ЗАПРЕТ" 27, прямым входом соедо до дв пе дин нный с выходом третьего логического зле ента И 26, второй двоичный счетцик 20, так овым С-входом соединенный с выходом пер ого логического элемента 27 ЗАПРЕТ, а в ходом Р-переноса соединенный с ин вер ным входом этого элемента, первый одновибратор 29, входом соединенный с выхЬдом переноса второго двоичного счетчик 28, четвертый многовходовый логически 1 элемент И 30, входами соединенный с 10 инверсными выходами разрядов второго дво чного счетчика 28, Р-триггер 31, тактовы С-входом соединенный со вторым входо третьего логического элемента И 26, а ин ормационным О-входом соединенный 15 со воим инверсным выходом, третий двоицн 1 й счетчик 32, тактовым С-входом соединенный с прямым выходом Э-триггера 31, уст новочным В-входом соединенный с выход м третьегологического элемента И 26, 20 а в ходом Р-переноса соединенный с установ цным В-входом второго двоичного счетци а 28, причем выход первого одновибратора 29 является первым выходо 12 селектора 9 сигналов, выход четвер тог логицескогозлемента И 30 - еговторым вы одом 13, выход третьего логического эле ента И 26-4 его третьим выходом 14.Блок 15 компенсации фазового сдвига сел ктора (фиг. 3) содержит реверсивный 30 сце цик 33, второй ВЯ-триггер 34, Я-вход кот рого является первым входом 16 блока 15, установочный В-вход соединен с выхода Р-переноса реверсивного счетчика 33, ин ерсный выход соединен с управляющим 35 вхо ом О этого счетчика, прямой выход соед нен с первым входом пятого двухвходовог логицеского элемента И 35, второй вхо которого является вторым входом 17 бл ка 15, а выход соединен с первым вхо до первого логического элемента ИЛИ 36, вы одом соединенного с тактовым С-вхореверсивного счетчика 33, вторым вхоподключенного к выходу шестоговходового логического элемента И 37, 45вый вход которого соединен с прямым выодом третьего ЯЯ-триггера 38, установочный В-вход которого соединен с выходом второго логического элемента ИЛИ 39, пврвый гт второй входвг которого являются оО соответственно третьим 18 и четвертым 19 входами блока 15, а 5-вход третьего ЯЯ- триггера 30 является пятым входом 20 этого бл ка, седьмой двухвходовый логицеский эле ент И 40, выходом соединенный с уста но очным В-входом реверсивного счетчика 33, первым входОм подключенный к прямому ыходу четвертого В 5-триггера 41, уста- но очный В-вход которого соединен с пе вым входом второго логического злемента ИЛИ 39, Я-вход подключен к выходу второго логического элемента ЗАПРЕТ 42, прямой вход которого соединен с Я-входом третьего ВЯ-триггера 38, а инверсный вход соединен с прямым выходом четвертого Я.йтриггера 41, второй одновибратор 43, входом соединенный с выходом Р-переноса реверсивного счетчика 33, причем выход второго одновибратора 43 является выходом блока 15, второй вход шестого логического элемента И 37 соединен с вторым входом пятого логического элемента И 35, второй вход седьмого логицеского элемента И 40 соединен с вторым входом второго логического элемента ИЛИ 39,В качестве примера на фиг. 4 показаны истинная метка 44 и ложные метки 45, 46.Цифровой фазометр работает следующим образом.Поток излучения диодного излучателя 5 оптоэлектронного датчика 2, модулировавный частотой генератора 8 импульсов, при отражении от истинной метки 44 воспринимается диодным фотоприемником 3. электрические сигналы которого, поступая на вход формирователя 1; обеспечивают появление на выходе последнего серии импульсов, частота которых совпадает с частотой генератора 8 импульсов, а длительность серии определяется длительностью прохождения меткой 44 зоны оптоэлектронного датцика 2. Эта серии импульсов поступает на вход 10 селектора 9 сигналов, являющийся первым входом третьего логического элемента И 26, На второй вход этого элемента, являющийся вторым входом 11 селектора 9 сигналов, поступают импульсы генератора 8. Третий логический элемент И 26 пропускает только те импульсы из поступающей на его первый вход серии, которые совпадают по времени с импульсами генератора 8, модулирующими излучение диадного излучателя 5 (см. фиг. 4). Таким образом, случайные сигналы, возбуждаемые помехами и не совпадающие с импульсами генератора 8, подавляются при помощи третьего логического элемента И 26.С выхода третьего логического элемента И 26 серия импульсов через первый логический элемент ЗАПРЕТ 27 поступает на тактовый С-вход второго двоичного счетчика 28, емкость которого меньше количества импульсов в серии, определяемого частотой си генератора 8 импульсов, угловым размером а отражающей метки на роторе и частотой п вращения ротора, и может быть найдена из соотношенияа чаиМ5 10 15 20 25 3035 40 45 50 55 При заполнении второго двоичного счетчика 28 на его выходе Р-пененоса появляется сигнал, запускающий первый одно- вибратор 29, импульс на выходе которого, являющемся первым выходом 12 селектора 9 сигналов, соответствует прохождению меткой 44 зоны оптоэлектронного датчика 2, но сдвинут по фазе относительно начала метки (см. фиг. 4). Одновременно сигнал с выхода Р-переноса второго двоичного счетчика 28 поступает на инвертирующий вход первого логического элемента "ЗАПРЕТ" 27, запрещая дальнейшее прохождение сигналов через этот элемент и блокируя работу второго двоичного счетчика 28.Сброс второго двоичного счетчика 28 в нулевое состояние осуществляется третьим двоичным счетчиком 32, тактовый С-вход которого через О-триггер 31, являющийся делителем частоты, соединен с вторым входом третьего логического элемента И 26(с выходом генератора 8 импульсов), а установочный Я-вход соединен с выходом третьего логического элемента И 26. При прохождении через последние серии импульсов частоты импульсов на й-входе третьего двоичного счетчика 32 вдвое больше частоты импульсов на его тактовом С-входе, в связи с чем этот счетчик не может заполниться. По окончании серии импульсов на выходе третьего логического элемента И 26 третий двоичный счетчик 32 перестает сбрасываться в нулевое состояние и заполняется импульсами, поступающими на его тактовый (счетный) С-вход. При заполнении третьего двоичного счетчика 32 сигнал с его выхода Р-переноса поступает на установочный В-вход двоичного счетчика 28, сбрасывая последний в нулевое состояние и подготавливая селектор 9 сигналов к дальнейшей работе. При этом появляется сигнал на выходе четвертого логического элемента И 30 (на втором выходе 13 селектора 9 сигналов), являющегося дешифратором нулевого состояния второго двоичного счетчика 28,Длительность ложных сигналов, обусловленных отражающими оптическими неоднородностями на поверхности ротора (ложная метка 45 фиг, 4), значительно меньше длительности истинных сигналов, соответствующих метке 44 на роторе. Поэтому серия импульсов на выходе третьего логического элемента И 26 при прохождении ложных сигналов значительно короче аналогичной серии при прохождении истинных сигналов, в связи с чем второй двоичный счетчик 28 не может заполниться при прохождении ложных сигналов и на выходе 12 селектора сигнал не появляется. Если интервал времени между окончанием ложного и началом истинного сигнала меньше времени заполнения третьего двоичного счетчика 32, второй двоичный счетчик 28 после прохождения ложного сигнала не сбрасывается в нулевое состояние, а записанная в нем к моменту начала истинного сигнала информация приводит к случайному фазовому сдвигу сигнала на выходе Р-переноса второго двоичного счетчика 28 и на выходе первого одновибратора 29,Первый из серии импульсов, появляющихся на выходе третьего логического элемента И 26, являющегося третьим выходом 14 селектора 9 сигналов, поступая на пятый выход 20 блока 15 компенсации фазового сдвига селектора, являющийся Я-входом третьего ВЯ-триггера 38, устанавливает последний в единичное состояние, причем уровень логической "1" с прямого выхода этого триггера поступает на первый вход шестого логического элемента И 37, разрешая прохождение по второму входу последнего, являющемуся вторым входом 17 блока 15 компенсации фазового сдвига, импульсов генератора 8, которые через первый логический элемент ИЛИ 36 поступают на тактовый С-вход реверсивного счетчика 33, При этом второй БЯ-триггер 34 находится в нулевом состоянии, и уровень логической "1" с его инверсного выхода, поступая на управляющий вход 0 реверсивного счетчика, обеспечивает заполнение этого счетчика импульсами, поступающими на его тактовый вход С (в режиме суммирования),Одновременно первый из серии импульсов на выходе третьего логического элемента И 26 через третий выход 14 селектора 9 сигналов, пятый вход 20 блока 15 компенсации фазового сдвига и второй логический элемент ЗАПРЕТ 42 поступает на Я-вход четвертого ВЯ-триггера 41, устанавливая его в единичное состояние. Уровень логической "1" с прямого выхода четвертого ВЯтриггера 41 поступает на инвертирующий вход второго логического элемента ЗАПРЕТ 42, блокируя дальнейшее прохождение импульсов через этот элемент, и на первый вход седьмого логического элемента И 40, разрешая прохождение через последний сигнал нулевого состояния второго двоичного счетчика 28, формируемого четвертым логическим элементом И ЗО. Если серия импульсов на выходе третьего логического элемента И 26 вызвана ложным сигналом датчика 2 (ложная метка 45,фиг. 4), второй двоичный счетчик 28 сбрасывается в нулевое состояние до заполнения,и сигнал его дешифратора нуля (четвертого логического элемента И 30) через четвертыйход 19 блока 15 компенсации фазовогодвига селектора поступает на второй вход седьмого логического элемента И 40, сбраывая в нулевое состояние реверсивный четчик 33 и (через второй логический элеент ИЛИ 39) на Я-вход третьего ЯЯ-триггеа 38, устанавливая последний в нулевое остояние и запрещая прохождение имульсов генератора 8 на тактовый С-вход еверсивного счетцика 33.Если серия импульсов на выходе третьго логического элемента И 26 вызвана исинным сигналом датцика 2 истинная метка 4 фиг. 4), второй двоичный счетчик 28 заолняется, на его выход Р-переноса и на ыходе первого одновибратора 29 появлятся сигнал, поступающий (через первый ыход 12 селектора 9 сигналов и третий вход 18 блока 15) на В-вход четвертого ЯЯ-триггеа 41, устанавливая его в нулевое состояниезапрещая тем самым сброс в нулевое сос ояние реверсивного счетчика 33, и (через в орой логический элемент ИЛИ 39) на В- в од третьего ЯЯ-триггера 38, устанавливая е о в нулевое состояние и запрещая прох ждение импульсов генератора 8 на тактовый С-вход реверсивного счетчика 33. Таким образом истинный сигнал датчика 2 обеспечивает параллельную запись во втор й двоичный счетчик 28 и реверсивный с етцик 33 (в режиме суммирования) одного и того же двоичного числа, после чего оба счетчика останавливаются, на выходе перв го из них появляется сигнал, имеющий фазовый сдвиг относительно начала истиннрй метки, а второй из них хранит информацию о величине этого фазового сдвига,Если истинный сигнал датчика 2 прерыв ется оптической неоднородностью на отр жающей метке (ложная метка 46, фиг, 4), т серия импульсовна выходе третьего лог ческого элемента И 26 прерывается на в емя прохождения ложной метки 46. При э ом происходит останов второго двоичного с етцика 28 без его сброса в нулевое состояние и продолжение счета вторым двоичи гм счетчиком 28 после восстановления с рии импульсов на выходе третьего логичес ого элемента И 26 (после прохождения л жной метки 46), В этом случае фазовый с виг сигнала первого одновибратора 29 отн сительно начала истинной метки 44 увеличивается на время останова второго д оичного счетчика 28. Реверсивный счетч к 33 запускается в режиме суммирования о новременно со вторым двоичным счетчикдм 28 и останавливается сигналом переполнения последнего, причем реверсивный сЧетчик 33 не останавливается во время промежуточного останова второго лвоичного счетчика 28, Таким образом, двоичноечисло, записанное в реверсивный счетчик33 в момент его останова, превышает двоицное число, записанное во второй двоичный5 счетчик 28, на количество импульсов, поступивших на тактовый С-вход реверсивногосчетчика 33 за время промежуточного останова второго двоичного счетчика 28 ложнойметкой 46, причем двоичное число. записан 10 ное в реверсивный счетчик 33, соответствует фазовому сдвигу сигнала переносавторого счетчика 28 и сигнала первого одновибратора 29 относительно начала истинной метки 44,15 Сигнал дисбаланса, поступая через второй формирователь 7 на первь 1 й вход 16блока 15 компенсации фазового сдвига селектора и на Я-вход второго РЯ-триггера 34,переводит этот триггер в единичное состоя 20 ние. При этом уровень логического нуля синверсного выхода второго ЙЯ-триггера 34,поступая на управляющий вход О реверсивного счетчика 33, переводитэтот счетчик врежим вычитания, Одновременно уровень25 логической "1" с прямого выхода второгоРЯ-триггера 34, поступая на первый входпятого логического элемента И 35, разрешает прохождение через этот элемент и черезпервый логический элемент ИЛИ 36 импуль 30 сов генератора 8 на тактовый С-вход реверсивного счетчика 33. После вычитания изреверсивного счетчика 33 количества импульсов, записанных в него в режиме суммирования, на выходе Р-переноса этого35 счетчика появляется сигнал, обеспечивающий перевод второго КЯ-триггера 34 в нулевое состояние, чем блок 15 компенсациифазового сдвига селектора подготавливается к дальнейшей работе, и запускающий40 второй одновибратор 43. При этом фазовыйсдвиг выходного импульса первоРо одновибратора 29 относительно начала истинной метки 44 (относительно сигнала датчика2 начального положения ротора) и фазовый45 сдвиг выходного импульса второго одновибратора 43 относительно сигнала дисбаланса, поступающего на вход второгоформирователя 7. одинаковы.Импульс первого одновибратора 29, вы 50 ход которого является первым выходом 12селектора 9 сигналов, поступает на Я-входпервого триггера 21 и переводит его в единичное состояние. При этом уровень логической "1" с прямого выхода первого триггера55 21 поступает на вход первого логическогоэлемента И 23, разрешая прохождение повторому его входу и через второй логический элемент И 24 импульсов генератора 8,поступающих на тактовый С-вход первогодвоичного счетчика 25, причем времязадаю12 1793389 щий делитель 22, входом соединенный с выходом генератора 8 импульсов, а выходом подключенный ко второму входу логического элемента И 24, обеспечивает формирование постоянного времени измерения.Импульс второго одновибратора 43, фазовый сдвиг которого по соотношению к импульсу первого одновибратора 29 равен фазе дисбаланса ротора, поступает (через выход блока 15 компенсации фазового сдвига селектора) на Й-вход первого триггера 21, переводя последний в нулевое состояние и запрещая дальнейшее прохождение имФормула изобретения 1. Цифровой фазометр для определения фазы дисбаланса ротора, содержащий первь 1 й и второй формирователи, вход последнего из которых является измерительным входом фазометра, первый триггер, первый и второй логицеские элементы И, генератор импульсов, выходом соединенный с входом времязадающего делителя, и первый двоичный счетчик, причем прямой выход первого триггера соединен с первым входом первого логического элемента И, второй вход которого соединен с выходом генератора импульсов, а выход - с первым входом второго логического элемента И, второй вход которого соединен с вь 1 ходом времязадающего делителя, а выход - со счетным входом первого двоичного счетцика, о т л и ч а ющ и й с я тем, что; с целью повышения надежности определения фазы дисбаланса ротора путем селекции сигналов в опорном канале,в него введены соединеннь 1 й с входом первого формирователя оптоэлектронный датчик начальногО положения ротора, состоящий из диодного фотоприемника, соединенного через первый резистор с источником сигнала питания, и диодного излучателя, соединенного через второй резистор с выходбм "генератора импульсов, блок компенсации фазового сдвига селектора и селектор сигнала, первый вход которого соединен с- - выходом первого формирователя, второй вход которого - с выходом генератора импульсов, а первый выход - с первым входом первого триггера, второй вход которого соединен с выходом блока компенсации фазового сдвига селектора, первый вход которого соединен с выходом второго формирователя, второй вход - с выходом генератора импульсов, третий, четвертый и пятый выходы - соответственно пульсов генератора 8 на тактовый С-входпервого двоичного счетчика 25. При этоминформация, записанная в первом, двоичном счетчике 25, соответствует фазе дисба 5 ланса ротора,Таким образом, введение селекторасигналов и блока компенсации фазовогосдвига селектора позволяет выделить истинные и подавить ложные сигналы оптоэ 10 лектронного датчика начального положенияротора, цем повышается надежность измерения фазы дисбаланса ротора, достигаетсяцель изобретения и обеспечивается его положительный эффект,15 с первым, вторым и третьим выходами селектора сигналов,2. Фазометр по и. 1, о т л и ч а ю щ и йс я тем, что селектор сигналов содержит третий и четвертый логические элементы И, . второй и третий двоичные счетчики, первый одновибратор, первый логический элемент ЗАПРЕТ и О-триггер, тактовый вход которого соединен с вторым входом третьего логического элемента И, первый и второй входы которого являются соответственно первым и вторым входами селектора, первым выходом селектора сигналов является выход первого одновибратора, вход которого соединен с вь 1 ходом Р-переноса второго двоичного счетчика, инверсные выходы двоичных разрядов которого соединены с соответствующими входами четвертого логического элемента И, выход которого является вторым выходом селектора сигналов, третий выход которого соединенс выходом третьего логического элемента И, с прямым входом первого логического элемента ЗАПРЕТ и с установочным В-входом третьего двоичного счетчика, выход Р переноса которого соединен с установочным В-входом второго двоичного счетчика, тактовый С- вход которого соединен с выходом первого логического элемента ЗАПРЕТ, инверсный вход которого соединен с входом первого одновибратора, счетный С-вход третьего двоичного счетчика соединен с прямь 1 м выходом О-триггера, инверсный выход которого соединен с его информационным О-входом.3. Фазометр по и. 1, о т л и ч а ю щ и йс я тем, что блок компенсации фазового сдвига селектора содержит реверсивный счетчик, пятый, шестой и седьмой логические элементы И, второй логический элемент ЗАПРЕТ, второй, третий и четвертый14 первый вход которого соединен с прямым выходом четвертого ВЯ-триггера и с инвертирующим входом второго логического элемента ЗАПРЕТ, выход которого соединен с установочным Я-входом четвертого ВЗ-триггера, установочный В-вход которого является третьим входом блока и соединен с первым входом второго логического элемента ИЛИ, второй вход которого является четвертым входом блока и соединен с вторым входом седьмого логического элемента И, прямой вход логического элемента ЗАПРЕТ является пятым входом блока и соединен с установочным Я-входом третьего ВЯ-триггера, установочный В-вход которого соединен с выходом второго логического элемента ИЛИ, а прямой выход - с вторым входом шестого логического элемента И, 131793389 ВЯ-триггеры и второй одновибратор, выход к торого является выходом блока, а вход с единен с выходом Р переноса реверсивн го счетчика и установочным В-входом втор го ВЯ-триггера, первый 3-вход которого я ляется первым входом блока, прямой вых д второго ВЯ-триггера соединен с первым в одом пятого логического элемента И, втор й вход которого соединен с одним из вход в шестого логического элемента И и я ляется вторым входом блока, выходы пят го и шестого логических элементов И соед нены соответственно с входами первого л гического элемента ИЛИ, выход которого с единен со счетным С-входом реверсивног счетчика, управляющий вход которого сое инен с инверсным выходом второго В -триггера, а установочный В-вход - с вых дом седьмого логического элемента И,1793389 Составитель В. СоколС. Кулакова Техред М.Моргентал Корректор Н. Слободян едак роизводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 каз 502 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб 4/5