Устройство для вычисления квадратного корня

Союз СоветскихСоциалистическихРеспублик ОПИСАНИИЙЗОВРЕТЕНИЯК ДВОРСКОМУ СВИДЕТЕДЬС 7 К ВП 529ав детим изобретений н открытий(72) Авторы изобретенияКиевский ордена Ленина политехнический институтим. 50-летия Великой Октябрьской социалнстнческойреволюцин(54) УСТРОИСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ Изобретение относится к автоматикеи вычислительной технике и может бытьприменено в устройствах для извлечения квадратного корня из числа, представленного последовательным кодом,Известно устройство для вычисленияквадратного корня, содержащее сумматоры, регистры, коммутаторы, счетчики 111,Однако известное устройство обла 10дает низким быстродействием для случая, когда операнд поступает в устройство поразрядно.Наиболее близким к предлагаемомуявляется устройство для вычисленият 5квадратного корня, содержащее счетчик циклов, дешифратор, коммутатор,сумматор 1 2).Недостатком известного устройстваявляются значительные аппаратурныезатраты.Цель изобретения - сокращение аппзратурных затрат на реализацию устройства,Поставленная цель достигается тем, что в устройство для вычисления квадратного корня, содержащее счетчик циклов, выход которого соединен с входом дешифратора, коммутатор, выход которого соединен с информационными входами сумматора, выход знакового разряда которого соединен с первым входом блока управления, первый выход которого подключен к управляющему входу коммутатора, а второй выход блока управления является выходом результата устройства, (и+1)-й (где и - разрядность входного кода) информационный вход сумматора является входом устройства, первый и второй входы синхронизации устройства соединены с входом счетчика циклов и входом управления сумматора и являются одновременно вторым н третьим входами блока управления, введен реверсивный счетчик, информационный вход которого соединен с выходом дешифраО 15 Х Регистр 31 01000000 умма то 10000 000 000000000 тора, а выход подключен к информаци" онному входу коммутатора, а вход управления реверсивным счетчиком соединен с третьим выходом блока управления.Блок управления содержит элемент ИЛИ, два элемента И и триггер, при. чем первый и второй входы элемента ИЛИ являются соответственно вторым и третьим входами блока управления, а выход подключен к первым входам первого и второго элементов И, выходы которых подключены.к третьему выходу блока управления, второй прямой и второй инверсный входы соответственно первого и второго элементов И, а также информационный входтриггера подключены к первому входублока управления, соединенного с егопервым выходом, тактирующий вход триггера подключен к первому входу элемента ИЛИ и является вторым входомблока управления,На фиг. 1 представлена блок-схемаустройства для вычисления квадратногокорня;,на фиг2 - схема блока управления,Устройство содержит счетчик 1 циклов, дешифратор 2, реверсивный счетчик 3, коммутатор 4, сумматор 5, блок6 управления, вход 7 устройства, выход 8 результата устройства, входы 9синхронизации устройства, элементИЛИ 10, элементы И 11 и 12, триггер13.35Устройство работает следующим образом,В исходном состоянии в сумматоре5 и счетчике 3 записаны нули, а всчетчике 1 циклов записана единица,40 В первом такте каждого 1-го цикла вычисления (1=1,2 и+1) цифра операнда, имеющая вес 2 и принимающая значения из множества1, О, 1прибавляется в (и+)-й разряд сумматора 5. 45 Затем в (и+2-1)-й разряд счетчика 3 с выхода дешифратора 2 прибавляется единица, если в знаковом разряде сум"матора 5 записан ноль, или вычитается единица, если в знаковом разряде сумматора 5 записана единица. Цикл Такт Дешифрато4 29, . 4"Во втором такте по сигналу блока 6управления из сумматора 5 вычитаетсясодержимое счетчика 3, если в знаковом разряде сумматора 5 записан ноль,или к сумматору 5 прибавляется содержимое регистра 3, если в знаковом разряде сумматора 5 записана единица,При этом блок 6 управления формируети выдает на выход 8 цифру результатаимеющую вес 2 "+". Эта цифра равнанулю, еСли содержимое знакового разряда сумматора 5 не совпадает с егопредыдущим .значением, единице, еслив знаковом разряде сумматора 5 до ипосле сложения был записан ноль, минус единице, если в знаковом разряде .сумматора 5 до и после сложения былазаписана единица.В третьем такте.по тем же правилам осуществляется сложение или вычитание кодов сумматора 5 и счетчика3, Затем в (и+2"1) -й разряд счетчика3 прибавляется или вычитается единица, Цикл заканчивается сигналом навходе 9,по которому выполняется сдвигвлево на один разряд содержимого сумматора 5 и прибавление единицы всчетчик 1 циклов,Для получения и-разрядного результата необходимо выполнить и+1 цикловвычисления,В таблице, где через хи уобозначены цифры аргумента Х й результата у, имеющие вес 2 1 приведен пример вычисления квадратного корня изчисла Х=0,110111=0,10001. При этомполучен результат У=1,011000=0,111000,Предлагаемое устройство, не уступая по быстродействию известному, позволяет уменьшить аппаратурные затратына величинуС=(2 п+6)С + пС +(2 п+)Си -2 СРггде С - стоимость одного разряда реГгистра;С - стоимость одного разрядасумматора;С - стоимость одного разряда коммутатора;С. - стоимость элемента ИЛИ-НЕ,что при С С=С,д=Син соответствует уменьшению аппаратурных затратпримерно в 1,5 раза,0100000000 4 1 0001000 0010011000 0000110000 01110000 101110100 0000100 0 011100001 01110010 6 1 0000010 01110000001110001 ОООООО 01110000 ьвц д с мматара является входом устройства, первый и второй входы синхронизации устройства соединены с входомсчетчика циклов и входом управлениясумматора и являются одновременно вто50рым и третьим входами блока управления, о т л и ч а ю щ е е с я тем,что, с целью сокращения аппаратурныхзатрат. в него введен реверсивныйсчетчик, информационный вход которогосоединен с выходом дешифратора, а вы 55ход подключен к информационному входукоммутатора, а вход управления реверсивным счетчиком соединен с третьеимвыходом блока управления,формула изобретения Устройство для вычисления квадратного корня, содержащее счетчик циклов выход которого соединен с входом де- . шифратора, коммутатор, выход которого соединен с информационными входами сумматора, выход знакового разряда которого соединен с первым входом блока управления, первый выход которого подключен к управляющему входу коммутатора, а второй выход блока управления является выходом результата устройства, (и+1) -й где и-разрядность входного кода) информационный 111000000 1111000000 0000100000 1111000000 1110000000 0000100000 1110101100 0000100000 0000000000 1110001110 0000000000 0000000000 110001111 0000000000Составитель О. Свиридовхред А.Бабинец . Корректор Г, Огар Редак Петраш 616/73 Тираж 748ВНИИПИ Государственного комипо делам изобретений и от113035, Москва, Ж, Раушс сное ета СССРытийя наб.,Патен Ужгород, ул, Проектная, 4 Филиал 7 877529 82. Устройство по и. 1, о т л и- мационный вход триггера подключены к ч а ю щ е е с я тем, что в нем блок первому входу блока управления, соеуправления содержит элемент ИЛИ, два диненного. с его первым выходом, такэлемента И и триггер, причем первый тирующий вход триггера подключен к и второй входы элемента ИЛИ являютсяпервому входу элемента ИЗЩ и .является соответственно вторым и третьим вхо- :вторым входом блока управления. дами блока управления, а выход под- Источники информации, ключен к первым входам первого и вто- принятые во внимание при экспертизе рого элементов И, выходы которых под, Авторское свидетельство СССР ключены к третьему выходу блока управ о Р 413475, кл, 6 06 Г 7/38, 1972, ления, второй прямой и второй инвер, Авторское свидетельство СССР сный входы соответственно первого и по заявке В 2330872/24, второго элементов И, а также инфор- кл. О 06 Г 7/38, 1977 (прототип),