Устройство для распределения заявок по процессорам

(щ 866560 Союз Сфветскик Сфцнапистнческих РвспубпнкОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТИЛЬСТВУ(22) Заявлено 27,1279 (2 ) 2894475/18-24с присоединением заявки Йо(23) ПриоритетОпубликовано 23.09.81. Бюллетень ЙЯ 35 рцм,(з 0 06 Г 9/46 Государственный комитет СССР по дедам изобретений н открытийДата опубликования описания 23. 09. 81)А А, И, Захаров,орисов, В.В.КовалевЯ В,Я етени Заявитель УСТРОИСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЗАЯВО ПО ПРОЦЕССОРАМсится к вычожет найтисорных выч ожноснно Изобретение отно ислительной технике и м применение в многопроцес ислительных системах (ИВС)Известно устройство управления обменом, содержащее регистр готовностипроцессоров, группа выходов которогоподключена к первой группе входов узла управления, а первая группа входов " к первой группе входов устройства, вторая группа входов которогосоединена со второй группой входов узла управления, соединенного первымвходом с выходом элемента ИЛИ (11.Недостатком этого устройства является низкое быстродействие и ограниченные функциональные возможности, проявляющиеся в отсутствии возм ти организации обмена одновреме между несколькими процессорами,Наиболее близким к предлагаемому является устройство для распределе" ния заданий процессорам, которое содержит регистр готовности. процессоров соединенный со входами групп элементов И и блока управления, первый выход которого подключен к управляющему входу регистра сдвига, при этом ре. гистр сдвига через группы элементов И подключен к входам процессоров, а через процессоры и элементы ИЛИ - к регистру готовности и, соответственно,к управляющим входам регистра сдвига,выходы которого через схему ИЛИ подключены к управляющему входу блокауправления 2),Недостаток этого устройства сос"тоит в высокой вероятности потеризаявки на решение задачи, вызваннойотказом устройства от выполнения заддания, если число свободных процессоров меньше количества потребных,Кроме того, устройство имеет ограниченные Функциональные возможности,5 проявляющиеся в невозможности организации очереди заданий.Цель изобретения - расширениефункциональных возможностей за счетобслуживания заявки независимо от чис 20 ла свободных процессоров и уменьшение вероятности потери заявок на решение задачи.Цель достигается тем, что в устройство для распределения заявок по про 25 цессорам, содержащее регистр готов"ности процессоров, группа выходов которого соединена с группой информационных входов блока управления и спервыми входами элементов И первой30 группы, вторые входы которых соединены с группой выходов регистра сдвигаи с группой входов элемента ИЛИ, выход которого соединен с управляющимвходом блока управления, первый выход которого соединен с управляющимвходом регистра сдвига, вход сброса,которого соединен с выходом блокаэлементов ИЛК и с входом сброса регистра готовности процессоров, груп"па информационных входов которогосоединена с выходами процессоровгруппы, входы которых соединены с вы- .Оходами элементов И первой группы и свходами элементов ИЛИ,. введены груп"па регистров хранения, вторая группаэлементов И и элемент И, причем груп"па информационных входов первого регистра хранения группы является груп"пой входов заявок устройства, управляющий вход каждого регистра хранениягруппы соединен с выходом соответствующего элемента И второй группы, ,Ягруппа информационных выходов каждогорегистра хранения группы, кроме последнего, соединена с группой информационных входов последующего регистра хранения группы, первая и втораягруппы разрядных выходов последнегорегистра хранения группы соединенысоответственно с третьими входамиэлементов И первой группы и с группойинФормационных входов регистра сдвига,вход сдвига которого соединен с выко- ЗОдом элемента И,первый вход которого,соединен с выкодомм старшего разряда,группы выходов регистра сдвига, второйвход элемента И соединен с выходомэлемента ИЛИ и с первыми входамн элементов И второй группы, второй входкаждого элемента И второй группы,кроме послелнего, соединен с выходомпоследующего элемента И этой группы,второй вход последнего элемента И 4 Овторой группы соединен со вторым выходом блока управления. На фиг.1 представлена структурная схема устройства; на фиг.2 - структурная схема блока управления.Устройство содержит группу регистров 1 хранения, вторую группу элемен". тов И 2, элемент И 3, регистр 4 сдви" га элемент ИЛИ 5, первую группу зле50 ментов И б, блок элементов ИЛИ 7, 5 группу процессоров 8, регистр 9 го" товности .роцессоров, блок 10 управ" ления, группу входов 11 устройства. Блок управления содержит элемент ИЛИ 12, элемент И 13 и элемент ИЛИ 14,5 1Реализация блока 10 управления зависит от числа процессоров, так как выходы регистра 9 готовности процессоров являются его входами.В общем случае реализация блока 10 60 представляет собой автомат без памяти на и + 1 входов (и - число процессоров и с - управляющий вход от эле" мента ИЛИ 5) и на два выходау, и у), 65 Устройство работает следующим об-разом,На группу входов устройства 11поступают заявки на решение задачи,которые вырабатываются планирующейсистемой, Заявка содержит,код номеразадачи, которую надо решить, и кодпотребного ддя решения числа процес.соров. Код числа процессоров пред"составляется в виде соответствующегочисла разрядных единиц регистра хранания, Заявка первоначально поступаетна первый регистр 1 хранения группы,а затем последовательнопереписывает"ся на следующий свободный ре"истр.Если к моменту прихода заявки все регистры хранения груцпы,заняты, заявка сохраняется на входах в устройство.Пусть в некоторый момент временизавершилось обслуживание заявки нарешение, По сигналам блока 10 управления с последующего регистра 1 хранения группы код потребного числа .процессоров переписывается на регистр4 сдвига, а код номера задачи поступает на групповые входы элементов Иб группы. На выходах элементов бгруппы номер задачи будет появлятьсятолько в томслучае, если соответствующий процессор 8 группы свободен,о.чем сигнализирует единица в соответствующем разряде регистра 9, иесли данный процессор 8 группы требуется для решения задачи, о чем сигнализирует единица в соответствующемразряде регистра 4 сдвига.Код номера задачи передается впроцессоры 8 группы для исполнения,а через блок элементов ИЛИ 7 обнуляетсоответствующие разряды регистра 9 ирегистра 4 сдвига.Если число назначенных процессоровменьше требуемого числа, не все разряды регистра 4 сдвига обнулены, навыходе элементов ИЛК 5 существуетединичный сигнал, который открываетэлемент И 3 и разрешает блоку 10 управления подать на регистр 4 сдвигаочередной импульс, сдвигающий егосодержимое на один разряд. Процессциклического сдвига продолжается дотех пор, пока не будет назначено требуемое число процессоров. В этом случае нулевой сигнал с выхода элемента ИЛИ 5 закрывает цепь циклическогосдвига, сообщает блоку 10 управленияо завершении обслуживания заявки,происходит сдвигочереди заявок нарегистрах 1 хранения группы. Цикл работы устройства повторяется.Таким образом, устройствО ддя раС"пределения заявок по процессорам, ко-.торое дополнительно снабжено элемен том И, регистрами хранения и второйгруппой элементов И с соотввтствующи"мн формуле изобретения связями, обеспечивает полное обслуживание заявокпутем одновременного назначения процессоров, при этом цель изобрет ния достигается организацией очереди хранения заявок и возможностью обслуживания заявки независимо от числа свободных процессоров,формула изобретенияУстройство для распределения зая О вок по процессорам, содержащее регистр готовности процессоров, группа выходов которого соединена с группой ин. формационных входов блока управления ;и с первыми входами элементов И пер" 15 вой группы, вторые входы которых соединены с группой выходов регистров сдвига и с группой входов элемента ИЛИ, выход которого соединен с управляющим входом блока управления, пер- рО вый выход которого соединен с управ,ляющим входом регистра сдвига, вход сброса которого соединен с выходом блока элементов ИЛИ и с входом сбро-, са регистра готовности процессоров, группа информационных входов .которого соединена с выходами процессоров группы, входы которых соединены с выходами элементов И первой группы и с входами блока элементов ИЛИ, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обслуживания заявки независимо от числа свободных процессоров, в него введены группа регистров хранения, втэрая группа элементов И З 5 и элемент И, причем группа информационных входов первого регистра хранения группы является группой входовзаявок уатройства, управляющий входкаждого регистра хранения группы соединен с выходом соответствующего элемента И второй группы, группа инфор-,мационных выходов каждого регистрахранения группы, кроме последнего,соединена с группой информационныхвходов последующего регистра хранения группы, первая и вторая группыразрядных выходов последнего регистра хранения группы соединены соответ"ственно с третьими входами элементов И первой группы и с группой ин"формационных входов регистра сдвига,вход сдвига которого соединен с выхо-:дом элемента И,первый вход которогосоединен с выходом стараего разряда;группы выходсоз регистра сдвига, второй1вход элемента И соединен с выходомэлемента ИЛИ и с первыми входами элементов И второй группы, второй входкаждого элемента И второй группы,кроме последнего, соедкнен с выходомйоследующего элемента И этой группы,второй вход последнего элемента Ивторой группы соединен со вторым выходом блока управления,Источники информации,принятые во внимание при экспертизе 1. Авторсксе свидетельство СССР М 474006, кл, 0 06 Г 9/00, 1972,2. Авторское свидетельство СССР в 629538, кл. С 06 Р 9/00, 1977 (прототип.866560 Составитель Г,ПономареваРедактор А.Шандор Техред А,Бабинец Коррект азаров лиал ППП. фПатент, г. Ултород, ул. Проектная,Заказ 8079/71 48ударственного кам изобретений и ва, 3-35, Раувск Тираз 7 ВНИИПИ Гос по дел 113035, ф)скПодписноемнтета СССРоткрытийя наб д, 4/