Устройство для контроля и коррекции информации

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 111940160 Союз СоватсиияСоциалистичвсиияРесттубямк(ы)м. Кл. О 06 Г 11/00 с врисоедииеииеят заявки М РВУдаратеааЫ 1 камятат СССР ла делам язабратеяяа и атярытяя.562(088.8) Дата оаубликоваиия описания 30. 06. 82(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И КОРРЕКЦИИ ИНФОРМАЦИИ 1Изобретение относится к вычислительной технике и может быть использовано в системах обработки информа" ции.Известны устройства дляобнаруже 5 ния ошибок в системах обработки, построенные на основе использования ко" да Хэмминга, содержащие регистр контрольного слова, регистр информационного слова, генератор контрольных разрядов, блок сравнения, дешифратор синдромов и корректор, связанные между собой информационными и управляющими шинами 111. 15Недостатком указанных устройств является неспособность отличать одиночную ошибку от некоторых нечетных кратных ошибок, которые имеют синдромы, одинаковые. с одиночными 20 ошибками. Это ведет к томучто ука" ванные нечетные кратные ошибки корректируются устройством как одиночные, и неверно скорректированная ин 2Формация поступает в процессор дляпродолжения операции,Наиболее близким к предлагаемомуявляется устройство для обнаруженияошибок системы обработки данных,содержащее регистр контрольного сло"ва, регистр информационного слова,генератор контрольных разрядов, блоксравнения, дешифратор синдромов,первые и вторые выходы которого подключены к контрольным шинам процессора и информационным. шинам процессора соответственно:, первый входкорректора подключен к первому выходу дешифратора синдромов, входыкоторого через шины синдромов подключены к выходам блока сравнения,первые входы которого соединены сединичными выходами регистра,онт-рольного слова, а вторые входы - спервыми выходами генератора контроль-,ных разрядов, которые также заведены на третьи входы регистра контрольного слоба, первые и вторые входы3 91которого подключены соответственнок шинам чтения контрольного слова ишинам записи-чтения, которые такжеподключены к второму входу регистраинформационного слова, первые и третьи входы которого подключены к,шинам чтения информационного слова ивходным шинам процессора соответст.венно, а единичный выход - к входугенератора контрольных разрядов ишинам записи информационного слова,а выход регистра контрольного слова подключен к шинам записи контрольного Слова Я .Недостаток известного устройствасостоит в низкой достоверности егоработы, что обусловлено возможностьюложной коррекции кратных нечетныхошибок в информации, воспринимаемыхкак одиночные ошибки.Цель изобретения - повышение достоверности работы устройства.1.Поставленная цель достигается тем,что в устройство, содержащее регистр контрольного слова, первый ивторой входы которого подключены соответственно к входным шинам чтенияконтрольного слова из памяти и входной шине записи/чтения из процессора устройства, выход - к выходнымшинам записи в память контрольногослова устройства и первому входу бло.ка сравнения, а третий вход - к второму входу блока сравнения и первому выходу формирователя контрольныхразрядов, вход которого подключен кединичному выходу регистра информационного слова, первым и вторым входами соединенного соответственно свходными шинами чтения из процессораинформационного слова и входнымишинами чтения из памяти информационф ного слова, узел коррекции одиночныхошибок и дешифратор синдромов, соединенный входом с вцходом блока сравнения, введены регистр указателейошибочных раэрядрв, дополнительныйрегистр информационйьго слова, блоккоммутации, сумматор по модулю два,формирователь сигналов повторенияобращений, .элемент ИЛИ и элементИЛИ-НЕ, причем первый выход дешифратора синдромов через регистр указателей ошибочных разрядов подключенк первому входу узла коррекции одиночных ошибок, первый и второй выходыкоторого соединены соответственно спервым и вторым входами блока кам то 25 % зо 35 45 5 О 5 1 о 15 мутации, а второй вход - с единичным выходом дополнительного регистра информационного слова, первый,второй входы и нулевой выход которого подключены соответственно квходной шине записи/чтения иэ про.цессора устройства, к входным шинамчтения иэ памяти информационного слова устройства и первому входу сумматора по модулю два, вторым входомподключенногок выходу регистрауказателей ошибочных разрядов, третьим входом - к единичному выходу ре.гистра. информационного слова и третьему входу блока коммутации, а выходом - к первому входу элемента .ИЛИ-НЕ и выходной шине невозможности коррекции устройства, второй выходдешифратора синдромов соединен с вторым входом элемента ИЛИ-НЕ и четвертым входом блока коммутации,третий и четвертый выходы - соответственно с первым и вторым входами Формирователя сигналов повторения обращений, а пятый выход - с выходной шиной сигнала неисправной ошибки, пятый вход блока коммутации подключен к второму выходу Формирователя контрольных разрядов, шесток вход -к выходу элемента ИЛИ-НЕ, седьмойвход - к входной шине записи/чтенияиз процессора. устройства и первомувходу элемента ИЛИ, .восьмой входк нулевому выходу регистра информационного слова, третий вход которогосоединен с выходом элемента ИЛИ,вторым входом соединенного с выходной шиной сигнала повторного чтения устройства и первым выходом Формирователя сигналов повторения обращений,второй выход которого подключен к девятому входу блока коммутациии выходной шине сигнала повторнойзаписи устройства, а третий вход -к входным шинам сигналов управленияустройства, первый, второй и третийвыходы блока коммутации соединенысоответственно с выходными шинамизаписи в память информационного слова устройства, выходными шинами записи в процессор информационного слова устройства и выходными шинами записи в память контрольного слова устройства.Формирователь сигналов повторения обращений содержит четыре злемента И, триггер записи, триггерчтения, триггер ошибки информационного слова и триггер ошибки конт5 9401 рольного слова, первые входы которых соединены с третьим входом Формирователя, и элемент ИЛИ, причем вторые входы первого и второго элементов И являются соответственно первым и 5 вторым входаии формирователя, а выходы подключены соответственно к вторым входам триггеров ошибки информационного и контрольного слов, выходы которых соединены соответствен О но с первым и вторым входами элемента ИЛИ, выходои подключенного к вто-рым входам третьего и четвертого элементов И, выходы которых соедине; ны соответственно с вторыми входами 15 триггеров записи и чтения, единичные выходы которых являются соответственно вторым и первым выходами формирователя, нулевой выход триггера записи подключен к третьему выходу г 0 четвертого элемента И.На Фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема дешифратора синдромов.Устройство (фиг. 1) содержитг 5 регистр 1 контрольного слова, регистр 2 информационного слова, узел 3 коррекцииодиночных ошибок, формирователь 4 контрольных разрядов, блок 5 сравнения, дешиФратор 6 синд- .50 ромов, дополнительный регистр 7 инФормационного слова, регистр 8 указателей ошибочных разрядов, формирователь 9 сигналов повторения об" ращений, состоящий из триггера 1035 ошибки информационного слова, триггера 11 ошибки контрольного слова, триггера 12 записи, триггера 13 чтения, элементов И 14- 17 и элемента ИЛИ 18, блок 19 коммутации, состоя 46 щий из трех групп элементов ИЛИ 20-22, элемент ИЛИ-НЕ 23, элемент ИЛИ 24, сумматор 25 по модулю два, входные шины 26 чтения из памяти информационного слова, входные шины 27 записи/45 чтения из процессора, входные шины 28 управления, выходные шины 29 записи в память контрольного слова, выходные шины 30 записи в память инфорг мационного слова, выходные шины 31 и 32 записи в процессор контрольного и информационного слов, выходные шины 33-36 сигналов невозможности коррекции, повторной записи, повторного чтения и неисправимой ошибки, входные шины 37 и 38 чтения. контроль ного слова из памяти и чтения из про" цессора информационного слова, нулевой 39 и единичный 40 выходы регист 60 бра 2 информационного слова, шины 41 синдромов.Узел 3 коррекции одиночных ошибок содержит элементы 42 сложения по модулю два (число элементов определяет. ся разрядностью информационного слова) элементы 43 контроля четности (число элементов определяется разрядностью контроля по паритету)формирователь 4 контрольных разрядов содержит группы элементов 44-47 контроля четности (число элементов в группах определяется разрядностью контрольного слова). Блок 5 сравнения содержит элементы 48 сложения по модулю два (число элементов определяется разрядностью контрольного слова),Дешифратор (фиг. 2) синдромов содержит элементы И 49, элемент ИЛИ 50 элементы И 51-53 (число элеиентов И 53 определяется разрядностью информационного слова, а элементов И 52 ; разрядностью контрольного слова), элементы ИЛИ 54.Узел 3 служит для коррекции одиночных ошибок в информационном слове. Для этой цели Вторые входы узла, представляющие информационное слово, подключаются к первым входам элементов 42 сложения по модулю два, а первые входы, представляющие содержимое регистра 8 указателей ошибочных разрядов, - к вторым входам тех же элементов для подразрядного сложения по модулю два одноименных разрядов. Выходы элементов 42 подключаются к вторым выходам узла и к входам элементов 43 контроля четкости для выработки контрольных разрядов по паритету для скорректированного информационного слова. Выходы элементов 43 подключаются к первым выходам узла. Формирователь 4 контрольных разрядов служит для выработки контрольных разрядов по паритету и контрольно-, го слова на основании информационного слова, прочитанного из оперативной памяти. Для этой цели вход формирователя, представляющий информационное слово, подключается к входаи элементов 44-47 контроля четности. Выходы элементов 44, определяющие контрольные разряды по паритету, подключаются к вторым выходам фор" мирователя, а выходы элементов 47, определяющие контрольное слово, соединяются с первыми выходами формирователя0 8входы дешифратора 6. Если контрольные слова совпали, то дешифратор 6 на выходе 34 вырабатывает сигнал отсутствия ошибки, который поступает на входы второй и третьей групп элементов И-ИЛИ 21 и 22, разрешая выдачу разрядов паритета с выходов формирователя 4 и информационного слова с единичных выходов регистра 2 на шины 32 и 31 для дальнейшей обработки в процессоре.Если контрольные слова не совпали, то при дешифрации синдромов возможна одна из следующих ситуаций: кратная четная ошибка; кратная нече. ная ошибка; одиночная ошибка в информационном слове; одиночная ошибка в контрольном слове, В первых двух . случаях дешифратор б вырабатывает в шину 35 сигнал неисправимой ошибки, по которому выполняется процедура обработки аппаратных ошибок.В последних двух случаях сигнал одиночной ошибки может быть выработан как при действительно одиночных, так и при некоторых нечетных кратных ошибкам, которые воспринимаются при дешифрации синдромов как одиноч 4ные.В случае одиночной ошибки в информационном слове дешифратор 6 вырабатывает сигнал информационной ошибки, который под управлением синхросигнала с шин 28 церез элемент И 14 включает триггер 10 и устанавливает в регистре 8 в единичное состояние разряд, указывающий номер ошибочного разряда в информационном слове. Разрядностьрегистра 8 совпадает с разрядностью информационного слова.В случае одиночной ошибки в контрольном слове дешифратор вырабатывает сигнал контрольной ошибки, по кото. рому устанавливается триггер 11 через элемент И 15 синхросигналом, поступающим с шин 28, а содержимое регистра 8 устанавливается в, нулевое значение.Для случая ошибки в информационном слове по единичному значению триггера 10, а для случая ошибки в контрольном слове по единичному значению триггера 11 через элементы ИЛИ 18 и И 16 по синхросигналу, поступающему с шин 28, устанавливается в единичное состояние триггер 12, по которому производится запись в оператив.ную намять информации с нулевых выходов регистра 2 через первую группу 7 94016Блок 5 сравнения служит для сравнения контрольного слова, прочитанно; го из оперативной памяти в регистр 1 контрольного слова, и контрольного слова, сформированного формирователем 4. Для этого первые входы блока 5 подключаются к первым входам элементов 48 сложения по модулю два, а вторые входы - к вторым входам этих же элементов для поразрядного сложе ния одноименных разрядов. Выходы элементов 48 соединяются с выходами блока 5, определяя собой синдромы.Дешифратор 6 синдромов служит для дешифрации синдромов, поступаю щих на входы дешифратора через шины 41 синдромов. Для этой цели входы ,дешифратора 6 подключаются к элементам И 49, 51 и 52. Выход элемента И 49 подключается к второму выходу 26 дешифратора и третьему входу элемента И 53, выходы элементов И 51 соединены с входами элемента ИЛИ 54 и первым выходом дешифратора.Устройство работает следующим об з разом.Для выполнения операции приема информации из процессора и записи ее в память по сигналу на шине 27 информационное слово по входным шинам зф 38 поступает в регистр 2 и даяее на входы формирователя 4 для выработки контрольного слова, которое затем заносится в регистр 1, Для записи в память контрольное слово выдается на шины 29, а информационное сло",. во с единичных выходов регистра 2 через первую группу элементов И-ИЛИ 20 - на вины записи информационного слова. 40При выполнении операции считывания из оперативной памяти по сигналу на шине 27 информационное слово, принятое по шинам 26 запоминается в регистре 2 и регистре 7, а конт- . рольное слово через шины 37 запоминается в регистре 1. Далее сигналы с единичных выходов регистра 2 поступают в формирователь 4 контрольных разрядов, который формирует новое контрольное слово и разряды паритета для каждого байта информационного слова. Новое контрольное слово с первых выходов формирователя 4 и контрольное слово с единичных выходов регистра 1 поступают в блок 5 сравнения. Результатом этого сравнения являются синдромы, посту-, пающие через шины 41 синдромов на9 9 ч 016элементов И-ИЛИ 20, По завершениюцикла записи синхросигнапом, поступившим с шин 28, сбрасывается триггер 13 через элемент И 17. По единич-,ному состоянию триггера 13 происходитчтение информации из оперативной памяти на шины. 28 и прием ее в регистр2. Далее содержимое регистра 2 с единичных выходов, содержимое регистра7 с нулевых выходов и содержимое ре вгистра 8 складывается в сумматоре 25.Нулевой результат сложения указыва-.ет на действительно одиночную ошибку в информации, прочитанной из оперативной памяти. Узел 3 корректирует ошибку по содержимому регистра 8и выдает верную информацию черезвторую и третью группы элементовИ-ИЛИ,21 и 22 на шины 31 и шины 32дпя дальнейшей обработки в процессоре.Ненулевой результат сложения ука-.зывает на нечетную кратную ошибку впамяти, которая по виду синдромовмаксировалась под одиночную. В этом 25случае сумматор 25 вырабатывает сиг- .нал невозможной коррекции, по которому процессор выполняет процедуруобработки аппаратной ошибки.Таким образом, устройство позволяет выделять и корректировать только одиночные ошибки и исключает возможность коррекции кратных нечетных ошибок, воспринимаемых по видусиндрома как одиночные. Это позволя 35ет повысить надежность обработкиинформации,10 0; входными шинами чтения из про"цессора информационного слова ивходными шинами, чтения из памяти информационного слова,. узел коррекции 40ва, второй выход дешифратора синдромов соединен с вторым входом эле" 1. Устройство для контроля и коррекции информации, содержащее регистр контрольного слова, первый и второй входы которого подключены соответственно к входным шинам чтения контрольного слова из памяти и входной шине записи/чтения из процессора устройства, выход - к выходным шинам записи в память конт 50 ропьного слова устройства и первому входу блока сравнения, а третий вход - к второму входу блока сравне". ния и первому выходу формирователя контрольных разрядов, вход которого подключен к единичному55 .выходу регистра информационного слова, первым и вторым входами соединенного соответственно с ка коммутации, третий и четвертый выходы - соответственно с первым и вторым входами формирователя сигналов повторения обращений, а пятый выход - с выходной шиной сигнала неисправимой ошибки, пятый вход блока коммутации подключен к второму выходу формирователя контрольных разрядов,шестой вход - к выходу элемента ,ИЛИ-НЕ, седьмой вход - к входной ши"не записи/чтения из процессора устлойства и первому входу элемечтаИЛИ, восьмой вход - к нулевому выходу регистра информационного слова,третий вход которого соединен с выходом элемента ИЛИ, вторым входом сое.1 диненного с выходной шиной сигнала лов Формула изобретения одиночных ошибок и дешифратор синдромов, соединенный входом с выходом блока сравнения, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности работы устройства,в него введены. регистр указателейошибочных разрядов дополнительныйрегистр информационного слова, блоккоммутации, сумматор по модулюдва;Формирователь сигналов повторения обращений, элемент ИЛИ и элементИЛИ-НЕ, причем первый выход дешифратора синдромов через регистр указателей ошибочных разрядов подключен к первому выходу узла коррекции одиночных ошибок, первый и второй выходыкоторого соединены соответственнос первым и вторым входами блока коммутации, а второй вход - с единичным выходом дополнительного регистраинформационного слова, первый, второйвходы и нулевой выход которого подключены соответственно к входной шине записи/чтения из процессора устройства, к входным шинам чтения изпамяти информационного слова устройства и первому входу сумматора помодулю два, вторым входом подключенного к выходу регистра указателейошибочных разрядов, третьим входом " к единицному выходу регистра информационного слова и третьему входу блока коммутации, а выходом - к первомувходу элемента ИЛИ-НЕ и выходной ши" не невозможности коррекции устройст" мента ИЛИ-НЕ и четвертым входом бло 11 91 торного чтения у,роиства и первым выходом формирователя сигналов повторения обращений, второй выход которого подключен к девятому входу блока коммутации и выходной шине сигнала повторной записи устройства, а третий вход - к входным шинам сигналов управления устройства, первый, второй и третий выходы блока коммутации соединены соответственна с выходными шинами записи в,память информационного слова. устройства, выходными шинами записи в процессор . информационного слова устройства и выходными шинами записи в память контрольного слова устройства.2. Устройство по и, 1, о т л ич а ю щ е е с я тем, что формирователь сигналов повторения обращений содержит четыре элемента И, триггер записи, триггер чтения, триггер ошибки информационного слова и триггер ошибки контрольного слова, первые входы которых соединены с третьим входом формирователя, и элемент ИЛИ, причем вторые входы первого и вто 0160 12рого элементов И являются соответственно первым и вторым входами формирователя, а выходы подключены соответственно к вторым входам триггеровю ошибки информационного и контрольного слов, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выходом подключенного к вторым входам третьего и0 четвертого элементов И, выходы которых соединены соответственно с вторыми входами триггеров записи и чтения,единичные выходы которых являются соответственно вторым и первым выхода 5 ми формирователя, нулевой выход триггера записи подключен к третьему выходу четвертого элемента И,Источники информациира принятые во внимание при экспертизе1. Вопросы радиоэлектроники,Серия ЭВТф вып. 10, 1978, с, 30-33 2. Вопросы радиоэлектроники,Серия ЭВТ, вып. 11 1977, с. 59-61 прототип).Составитель В. ВеКрупенина Техред М. Гергель Корре Редакто дписное,д / скал н 1 нал ППП "Патент", г. ужгород, ул. Проектная, а 69/71 Тир ИИПИ Государствеиногопо делам изобретений 3035 а Москва, Ж-Я, Р 31итета СССРткрытий нннзкая