Усилитель считывания

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски кСоциапистическикРеспубпик(5)М, Кл, л 11 С 7/00 Ьфудауетввиаы квинтет СССР ю делаю азобретеивй и еткрытнДата опубликования описания 23.08.81(72) Авторы изобретения Ю.ВеБеленький, В.СеКугаро и Ж.И.ТМЙЖЩЩЦ,у )-1АТЯКП 0 Государственное союзное конструкторйдВСЕАр "з.технологическое бюро по проектироЖНЕцюрс)аетныхи Опытный завод(54) УСИЛИТЕЛЬ СЧИТЫВАНИЯ Изобретение относится к микроэлектронике и может быть использовано в микросхемах постоянной памятииа ИДП-элементах.В постоянных запоминающих устройствах ( ПЗУ) на МДП-транзисторах.5считывающим элементом традиционно являлся ключевой транзистор инвертора,передающий сигнал на выходной каскад,тОЭто решение определяло невысокоебыстродействие ПЗУ, поскольку дляФормирования сигнала. на выходе приходилось ожидать полного перезарядаемкости разрядной шины.5С целью увеличения быстродействияПЗУ в них в качестве считывающегоэлемента стали использовать дифФеренциальные усилители (ДУ) , разработанные первоначально для схем дина-.мических однотранзнсторных ОЗУ, которые принципиально требуют высокойчувствительности считывающего устройства. 2При использовании ДУ в ПЗУ отпадает необходимость ожидать полного переключения разрядной шины. ДУ воспринимает начальное изменение потейциала столбца и Формирует с высокой скоростью сигналы для выходного кас- када.Известны несколько вариантов реализации диФФеренциальвых усилителей 1,Такие схемы, обеспечивая высокую скорость считывания и чувствительность до 100 мВ, обладают, в то же время, рядом недостатков:а) схемы ДУ относительно сложны и зайимает на кристалле заметную площадьб) некоторые из них потребляют значительную мощность от источника питания за счет наличия сквозного то. ка;в) ДУ требуют слозной диаграмма тактовых импульсов ТИ , что приводит к затратам мощности в генератора ТИ а, кроме того, усложняет. расчетсхемы и уменьшает ее помехозащищенность;Г, существенным недостатком схемДУ является и то, что это наиболеесложные узлы микросхемы и они предьявляют жесткие требования к качествутехнологического процесса, особеннок разбросам параметров элементов,что снижает надежность схемы. ДУчувствительны к помехам, возникающимв БИС при переключениях логическихвентилей и требуют тщательной прора,ботки конструкторских решений,Наиболее близким к предложенномуявляется усилитель с переносом заряда. Этот считывающий элемент представляет собой ДУ, в котором для создания приемпемого разбаланса на входеиспользован транзистор с переносомзаряда, играющий роль предварительного усилителя,что позволяет увеличить чувствительность схемы до60 мВ 21.Усилитель обладает перечисленнымивыше недостатками, присущими схемамс ДУ, но при высокой чувствительности( 60 мВ ) имеет сравнительно низкоебыстродействие.Цель изобретения - упрощение усилителя, увеличение его помехозащищенности и надежности.Поставленная цель достигается тем,что в усилитель считывания, содержащийтранзистор с переносом заряда шиныпостоянного питания, шину тактовогопитания и шину считывания, введенышина выборки, конденсатор связи,включенный между стоком транзисторас переносом заряда и выходом усилителя, разрядный транзистор, включенный между выходом усилителя н шинойнулевого потенциала, а также первыйи второй зарядные транзисторы, стокикоторых соединены с шиной питания.а истоки соответственно с шинамисчитывания и выходной, шину выборки,при этом затвор первого зарядноготранзистора соединен с шиной выборкии затвором разрядного транзистора,а затвор второго зарядного тран -зистора с тактовой шиной.На фиг. представлена схема усилителя считывания; на фиг.2 - временная диаграмма работы схемы,Схема содержит шину 1 считывания,вину 2 выходную, конденсатор 3 связи,вину 4 выборки, шину 5 тактовую,транзистор Ь зарядный, тактируемыйсигналом выборки, транзисторза 50 55 характеристик транзистора может достигать 207.Таким образом, транзистор 14 находится в режиме отсечки, поскольку напряжение между его затвором и истоком с учетом влияния подложки меньше порогового напряжения (Ч пор ) Ч -Ч (1+Ц )Ч рядный тактируемый сигналом 5, транзистор 8 разрядный, шину 9 опорногонапряжения шину 10 питания, шину1 нулевого потенциала, конденсатор12 считывания, конденсатор 13 выходной, транзистор 14 переноса заряда,Усилитель работает следующим образом.В течение периода восстановле ния (отсутствие сигнала в выборки)емкости 15 и 19 и шнн матрицы накопители заряжаются через транзисторы 22 н 21 до напряжения Ч 1 -Чй3 В. В это же время шина 1 заряжается через транзистор 6 до напряжения Ч 4 - Ч, - 6 В, а выходная шина2 приобретает потенциал общей шины15 через открытый транзистор.8.С появлением сигнала РК (низкоенапряжение на шинах 4 и 17на шине5 формируется короткий (длитсльность10-15 нс) импульс с амглитудой 9 В,который заряжает емкость 13 выходнойшины до 6 В. Конденсатор 3 связи передает часть потенциала в шину 1в соответствии с коэффициентом передачи, определяемым отношениемСз1"1 инимизируя Си выбирая велйчийуС можно подучить коэффициент пере 5дачи близкий к единице.После появления сигнала ВК начинают срабатывать адресные регистрыи дешнфраторы ПЗУ, Время срабатывания этих цепей больше длительностиимпульса на шине 5, Одновременно с 35ростом напряжения на шинах дешифраторов Х И У начинается падение напряжения на столбце 20 и разряднойшине 16 (если в выбранной шине матрицы сформирован транзистор).40К этому моменту в шинах предлагаемой схемы имеются следующие напряжения: Ч 1 = Чо ЗВ; Ч - 11 В;Ч 2 - 6 В; Ч -4,8 В (опорное напряжение).Приближенные значения напряженийобъясняются тем, что они полученырасчетом на ЭВМ, при .котором используется математическая модель транзистора. Погрешность модели в описаниигде- коэффициент влияния подложкиЕсли теперь столбец 20 и разрядная шина 16 начинают разряжаться через транзистор 18 и транзистор матрицы накопителя (не показан) то) транзистор 14 открывается и заряд с емкости 1 переносится на емкость 15,Поскольку емкость разрядной шины С 1 много больше емкости С напряжение в шине 1 быстро уменьшается. 10 Это уменьшение через конденсатор связи передается в шину 2 с коэффициентом передачи СЗС 5+С, который также близок к единице. В результате чего напряжение в выходной шине снижается 15 до величины порогового напряжения (Ч ) значительно раньше, чем наПОРразрядной шине, Так при расчете схемы для типичных параметров и-канальной МДП -технологии получили время 20 срабатывания предлагаемой схемы примерно 1 Ю нс, считая с момента начала падения напряжения на разрядной шине до момента, когда напряжение в выходной шине достигнет величины;. 25 Ч . Такое время срабатывания можпорно признать вполне удовлетворительным, так как быстрее срабатывают лишь лучшие из ДУ.Если разряда столбца и разрядной З 0 шины не происходит, то и в шинах 1 и 2 сохраняются высокие потенциалы , образовавшиеся за время действия тактового сигнала на шине 5. После окончания импульса ВК происходит 35 восстановление начального состояния схем с помощью зарядных и разрядного транзистора.Таким образом, предложена схема, управляемая двумя импульсами, один 40 иэ которых - сигнал выборки кристалла,а второй - короткий импульс, Форваруемый по срезу импульса, ВК. Схемане потребляет мощности в режиме хранЬния, не потребляет активной составляющей тока от источника, Схемапроста по сравнению с иэвестнва варй.антами ДУ, а по быстродействию уступает лишь лучшим из них,Формула изобретения Усилитель считывания, содержащий транзистор с переносом заряда, анны постоянного питания, шину тактового питания и шину считывания, о т л ич а ю щ и й с я тем, что, с целью упрощения усилителя, увеличения его помехозащнщенности и надежности, он содержит конденсатор связи, включенный между стоком транзистора с переносом заряда и выходом усилителя, разрядный транзистор, включенный между выходом усилителя и шиной нулевого 1потенциала, а также первый и второй зарядные транзисторы, стоки которых соединены с шиной питания, а истоки соответственно с шинами считывания и выходной, шину выборки, при этом затвор первого зарядного транзистора соединен с шиной выборки н затвором разрядного транзистора, а затвор второго зарядного транзистора соединен с тактовой шиной. Источники информации,принятые во внимание при экспертизе Патент СБА, кл, 340 173 У 4031524, опублик. 1978. 2, 1 ЕЕЕ 5 о 11 с 1-5 йайе С 1 псо 1 йэЧо 1. 11, У 5, 1976, р.596 (прототип).858093 Заказ 7255/84 ир ВНИИПИ Государств по делам из 133035, Москва, Жаж 645 Подписное нного комитета СССР бретений и открытий 35, Раушская наб., д Патент", .г. Уагород, ул. Проектная,Составитель В. ГордановаРедактор В.Иванова Техред А . Ач Корректор У.Пономаренко