Устройство для выделения фазомани-пулированных сигналов

Ь П И :Н И й 815925ИЗЬБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 31.05.79 (21 с присоединением заявкиГееударатвен СС йе йелем к к етхр(54) УСТРОЛСТВО ДЛЯ ВЫДЕЛЕНИЯ АЗОМАНИПУЛИРОВАННЫХ СИГНАЛ Изобретение относится к радиотехнике и может использоваться в аппаратуре радиоразведки.Известно устройство для выделения фазоманипулированных сигналов, содержащее два канала обработки сигналов, каждый из которых состоит из последовательно соединенных сумматора, порогового блока и амплитудного детектора, причем к входам сумматора каждого канала обработки сигналов подключен вход регенератора через фазоинвертор и когерентный гетеродин, а выходы амплитудных детекторов обоих каналов обработки сигналов через последовательно соедийенные вычитающий блок, интегратор, решающий блок и линию задержки подключены к входам элемента И, а также формирователь выходных сигналов 11.Однако в известном устройстве отеутствует блочная синхронизация, что приводит к возрастанию приема ложной информации.Цель изобретения - повышение досто,верности приема информации.Цель достигается тем, что в устройство для выделения фазоманипулированных сигналов, содержащее два канала обработки сигналов, каждый из которых состоит из 2последовательно соединенных сумматора, порогового блока и амплитудного детектора, причем к входам сумматора каждого канала обработки сигналов подключен выход регенератора через фазоинвертор и когерентный гетеродин, а выходы амплитудных детекторов обоих каналов обработки сигналов через последовательно соединенные вычитающий блок, интегратор, решающий блок и линию задержки подключены к входам элемента И, ,а также формирователь выходных сигналов, 1 в введены дешифратор и в каждый каналобработки сигналов последовательно соединенные блок перестройки порога и дополнительный сумматор, при этом дополнительный выход решающего блока подключен к первому входу дешифратора, к второмувходу которого и к входам блоков перестройки порога обоих каналов обработки сигналов подключен выход элемента И, а выход дешифратора подключен к входу формирователя выходного сигнала, причем к другому входу дополнительного сумматора одного из каналов обработки сигналов подключен выход амплитудного детектора другого канала обработки сигналов, а выход дополнительного сумматора подключен к управ5925 10 15 813ляющему входу порогового блока соответствующего канала,На фиг. 1 приведена структурная электрическая схема предлагаемого устройства;на фиг. 2 - эпюры напряжений, поясняющиеего работу.Устройство для выделения фазоманипулированных сигналов содержит регенератор 1, фазоинвертор 2, интегратор 3, решающий блок 4, когерентный гетеродин 5, линию 6 задержки, элемент И 7, дешифратор 8,формирователь 9 выходных сигналов, вычитающий блок 10 и два канала обработкисигналов, каждый из которых состоит изамплитудного детектора 11, сумматора 12,порогового блока 13, дополнительного сумматора 14 и блока 15 перестройки порога.Устройство для выделения фазоманипулированных сигналов работает следующимобразом.Информация содержится в короткой команде, состоящей из набора единиц и нулей.Объем памяти дешифратор а 8 ограниченобъемом команды. Каждая единица представляется сигналом известной формы, ануль - сигналом противоположным ему.С выхода каналов обработки сигнала,пройдя через вычитающий блок 10 и интегратор 3, сигнал поступает на решающийблок 4.С выхода решающего блока 4 в дешифратор 8 записываются единицы и нули взависимости от того, какое (положительноеили отрицательное) напряжение существуетна выходе интегратора 3 в момент отсчета,и если это напряжение по абсолютному значению превышает пороговое 1)оор (фиг. 2 а,б).С выхода решающего блока 4 импульсыодинаковой полярности поступают на линию 6 задержки (фиг. 2 в). Выходы линии 6задержки расположены таким образом, чтосигнал задерживается на То, 2 То, ЗТо, ",К То, где То - время передачи одного элемента сигнала.Допустим, что объем дешифратора 8рассчитан на запись команды, состоящейиз М-символов (единиц и нулей). Такжедопустим, что в дешифратор 8 уже записана(за счет шумовых сигналов или их комбинаций) информация, состоящая из М-символов.Тогда любой (единица или нуль) поступающий в дешифратор 8 для записи очередной символ стирает первый из М уже записанных символов и записывается сам поМ-ым номерам (фиг. 2 в и г). Считываетсяинформация 1011 (фиг. 2 г).Импульсный сигнал поступает на дваблока 15. Блоки 5 преобразуют длительность импульса с выхода элемента И 7в напряжение, Блок 15 срабатывает, когда4 20 25 зо 35 40 45 50 55 4длительность импульсов совпадения с элемента И 7 больше порогового уровня и импульсы поступают на второй вход дополнительного сумматора 14.Таким образом, ложная информация, образующаяся в результате действия помехи и сигналов, в формирователь 9 не проходит. Дешифратор 8 применяется с целью уменьшения числа ложных импульсных групп. Под выражением ложная информация понимается любая комбинация единиц и нулей, образующая на выходе интегратора 3 и произвольно (с учетом интервала дискретизации и интегрирования Т,) расположенная на оси времени. Такой ложной информа-цией могут быть первые четыре импульса (фиг. 2 б) и вообще любые М импульсов, поступающие на дешифратор 8 с момента начала его работы. Формула изобретенияУстройство для выделения фазоманипулированных сигналов, содержащее два канала обработки сигналов, каждый из которых состоит из последовательно соединенных сумматора, порогового блока и амплитудного детектора, причем к входам сумматора каждого канала обработки сигналов подключен выход регенератора через фазоинвертор и когерентный гетеродин, а выходы амплитудных детекторов обоих каналов обработки сигналов через последовательно соединенные вы читающий блок, интегратор, решающий блок и линию задержки подключены к входам элемента И, а также формирователь выходных сигналов, отличающееся тем, что, с целью повышения достоверности приема информации, введены дешифратор и в каждый канал обработки сигналов последовательно соединенные блок перестройки порога и дополнительный сумматор, при этом дополнительный выход решающего блока подключен к первому входу дешифратора, к второму входу которого и к входам блоков перестройки порога обоих каналов обработки сигналов подключен выход элемента И, а выход дешифратора подключен к входу формирователя выходного сигнала, причем к другому входу дополнительного сумматора одного из каналов обработки сигналов подключен выход амплитудного детектора другого канала обработки сигналов, а выход дополнительного сумматора подключен к управляющему входу порогового блока соответствующего канала.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Мо 320939, кл. Н 04 В 1/10, 1972 (прототип).