Устройство микропрограммногоуправления

О П И С А Н И Е) 809184ИЗОБРЕТЕН ИЯ Союз СоветскихСоциалистическихРеслублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУпо делам изобретений и открытий(72) Авторы изобретения Д. Н. Голецкий, В. П. Завьялов, Е. А. Каневский и В. Е. Кузнецов Государственное союзное конструкторско-технологическоебюро. по проектированию счетных машин(54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Устройство микропрогаммного управления со страничной организацией памяти относится к вычислительной технике, в частности, к цифровым вычислительным машинам с микропрограммным управлением.Известно устройство микропрограммного управления со стековой памятью, в котором стековая память обеспечивает запоминание адресов возврата 11.Недостатком данного устройства является большой объем оборудования.Наиболее близким к предлагаемому является устройство микропрограммного управления программоуправляемой электронной клавишной вычислительной машины Искра - 125, содержащее ПЗУ, регистр микрокоманд, счетчик адреса, регистр страниц, блок выполнения микрокоманд (в состав последнего входит дешифратор мнкрокоманд), дополнительный регистр страницГ 23.,Однако вложение подпрограмм известное устройство не обеспечивает, в связи с чем приходится использовать трехбайтовую микрокоманду ПК (переключатель). В этом случае возрастает объем ПЗУ и требуется дополнительное время для обращения к подпрограммам. Кроме того, совмещение в одном словекода команды и кода страницы перехода накладывает ограничение на количество страниц ПЗУ, вследствие чего для увеличения объема ПЗУ необходимо либо увеличить разрядность слова, либо увеличить формат микрокоманды ПВ, что приводит к дополнительному увеличению аппаратурных затрат и объема ПЗУ, а также к дополнительным затратам времени.Цель изобретения - сокращение обору 1 о дования и повышение быстродействия. Указанная цель достигается тем, что устройство микропрограммного управления, содержащее блок постоянной памяти, выход которого соединен с информационным вхо дом регистра микрокоманд, выход которогосоединен со входом дешифратора микрокоманд, вход блока постоянной памяти соединен с выходами счетчика адреса и регистра страниц, содержит стековую память, коммутатор, триггер, элементы И и НЕ, причем первый вход коммутатора соЕдинен с выходом блока постоянной памяти, второй и третий входы коммутатора соединены соответственно с выходами регистра микрокомандзи стековой памяти, вход которой соединен с выходами счетчика адреса и регистра страниц, входы которых соединены с выходом коммутатора, выход триггера соединен с вторым входом коммутатора, С-вход триггера соединен с первым выходом дешифратора микрокоманд, Р-вход триггера - с выходом коммутатора, а Ь- и К-входы триггера соединены соответственно с выходами первого и второго элементов И, выход регистра страниц подключен к первому входу второго элемента И и через элемент НЕ с первым 1 о входом первого элемента И, а вторые входы первого и второго элементов И соединены с вторым выходом дешифратора микрокоманд.На чертеже приведена блок-схема устройства микропрограммного управления.Устройство содержит блок 1 постоянной памяти, регистр 2 микрокоманд, дешифратор 3 микрокоманд, коммутатор 4, счетчик 5 адреса, регистр 6 страниц и стековую память 7. При этом счетчик 5 адреса определяет внутристраничный адрес команды, ре гистр 6 страниц определяет номер выбранной страницы ПЗУ, а стековая память 7 обеспечивает хранение адресов возврата. Кроме того, в состав устройства входят триггер 8, элементы И 9 и 10 и элемент НЕ 11, котом н 25 рые обеспечивают выбор тои или инои половины ПЗУ 1.ПЗУ 1 имеет объем 16 К байт и состоит из 64 с, по 256 байт каждая, которые организованы в виде двух половин. Обращение к каждой из них осуществляется в зависимости от состояния шестого разряда регистра 6 страниц, причем О соответствует страницам с нулевой по тридцать первую (первая половина ПЗУ 1), а 1 - с тридцать второй по шестьдесяттретью (вторая половина ПЗУ 1). Стековая память 7 обеспечивает хра- з некие 16-ти слов по два байта каждое. Выход ПЗУ 1 соединен с входом регистра 2 микрокоманд и с первым входом коммутатора 4, выход которого соединен, в свою очередь, со входом счетчика 5 адреса и с вхо дом регистра 6 страниц, причем выход шестого разряда коммутатора 4 соединен также с Р-входом триггера 8. Выход регистра 2 микрокоманд соединен с входом дешифратора 3 и со вторым входом коммататора 4, причем входы пяти младших разрядов коммутатора 4 подключены к выходам пяти младших разрядов регистра 2 микрокоманд, а вход шестого разряда - к выходу триггера 8. Выходы счетчика 5 адреса и регистра 6 страниц подключены к адресным входам БО ПЗУ 1 и к входам стековой памяти 7, причем выход шестого разряда регистра 6 страниц подключен также к входу элемента НЕ,11 и к входу элемента И 10. Выход элемента НЕ 11 соединен со входом элемента И 9, а выход дешифратора 3 - с входами элементов И 9 и 10. Выход последнего соединен с К - входом триггера 8, 5-вход которого подключен к выходу элемента И 9, а С-вход - к выходу дешифратора 3. Кроме того, выход стековой памяти 7 соединен с третьим входом коммутатора 4.Предлагаемое устройство работает следующим образом.При выполнении любой микрокоманды передачи управления ее код, выбранный из ПЗУ 1 по адресу со счетчика 5 адреса и регистра 6 страниц, поступает на вход регистра 2 микрокоманд и хранится в нем в течение всего времени выполнения данной микрокоманды. Исходное положение триггера 8 соответствует состоянию О.Микрокоманда ПВ является двухбайтовой, причем три старших разряда первого байта (6 - 8) содержат код данной микрокоманды, пять младших (1 - 5) - номер страницы ПЗУ, а второй байт представляет собой адрес ячейки ПЗУ. При выполнении микрокоманды ПВ на первом этапе происходит увеличение на единицу содержимого счетчика 5 адреса и запись нового содержимого счетчика 5 адреса и содержимого регистра 6 страниц в стековую память 7 (с предварительным увеличением ее адреса на единицу. На втором этапе вначале из ПЗУ 1 осуществляется выборка второго байта данной микрокоманды, который через первый вход коммутатора 4 записывается в счетчик 5 адреса, Затем номер страницы ПЗУ из пяти младших разрядов регистра 2 микрокоманд и триггера 8 через второй вход коммутатора 4 поступает в шестиразрядный регистр 6 страниц. Таким образом, в счетчике 5 адреса и регистра 6 страниц оказывается полный адрес ячейки ПЗУ, в которую передается управление, а полный адрес ячейки возврата запоминается в стековой памяти. Микрокоманда ВВ является однобайтовой. При ее выполнении на первом этапе из стековой памяти 7 считывается первый байт адреса возврата, который через третий вход коммутатора 4 записывается в счетчик 5 адреса. На втором этапе содержимое счетчика 5 адреса увеличивается на единицу, так как при выполнении микрокоманды ПВ в стековой памяти 7 оказывается записанный фактический адрес второго байта этой микрокоманды, а не адрес следующей микрокоманды. Одновременно из стековой памяти 7 считывается второй байт адреса возврата - номер страницы ПЗУ (ячейки возврата), который через третий вход коммутатора 4 записывается в регистр 6 страниц (с последующим уменьшением на единицу адреса стековой памяти 7). При этом информация с выхода шестого разряда коммутатора 4 поступает на Р-вход триггера 8 и заносится в последний, так как на его С-вход поступает соответствующий управляющий сигнал с выхода дешифратора 3, Таким образом, в счетчике 5 адреса и регистре 6 страниц оказывается полный адрес ячейки возврата, а содержимое триггера 8 соответствует выбранной половине ПЗУ 1,8091 т.е. той половине, в которой расположен адрес ячейки возврата.Для перехода из одной половины ПЗУ в другую используется микрокоманда УСП (Установка страниц ПЗУ), которая является однобайтовой. При ее выполнении управляющий сигнал с выхода дешифратора 3 поступает на входы элементов И 9 и 1 О, В результате этого, при наличии 1 в шестом разряде регистра 6 страниц сигнал 1 с выхода последнего поступает на вход элемента НЕ 1 и на вход элемента И 10. Элементы И 9 и 10 и элемент НЕ 1 срабатывают, причем на Р-вход триггера 8 поступает сигнал 1, а на Я-вход - сигнал 0, так что триггер 8 устанавливается в состояние 0. При наличии 0 в шестом разряде регистра 6 страниц на К-вход триггера 8 поступает сигнал 0, а на Я-вход - сигнал 1, так что триггер 8 устанавливается в состояние 1. Таким образом, по микрокоманде УСП осуществляется установка триггера в состояние, противоположное состоянию шестого разряда регистра 6 страниц,Микрокоманда ПК является трехбайтовой, причем первый байт содержит код данной микрокоманды, второй - номер страницы ПЗУ, а третий - адрес ячейки ПЗУ. Данная микрокоманда обладает той особеннос- г 5 тью, что адрес третьего байта не является постоянным, а может изменяться, например по содержимому сумматора центрального процессора (не показан). В этом случае адрес третьего байта может равняться сумме адреса второго байта, увеличенного на единицу и содержимого сумматора. Для реализации этого принципа используют или непосредственное сложение адресов в сумматоре с последующей пересылкой результата в счетчик 5 адреса, или добавление в последний количества единиц, равного содержимому сумматора. Поскольку в микрокоманде ПК для номера страницы ПЗУ отводится целый байт, это позволяет непосредственно с помбщью этой микрокоманды обращаться к обоим половинам ПЗУ . Это обеспечи о вается тем, что при выборке второго байта из ПЗУ 1 его содержимое через первый вход коммутатора 4 поступает не только на регистр 6 страниц, но и в триггер 8 (см. мнкрокоманду ВВ), Так как изменение содержимого регистра страниц происходит только 45 после выборки третьею байта, то с целью задержки в этой цепи используется буферный регистр (не показан). 846Таким образом, на примере микрокоманды ПК видно, что данное устройство обеспечивает работу и с такими микрокомандами, которые позволяют обращать я к обеим половинам ПЗУ 1.Предлагаемое устройство микропрограммного управления позволяет сократить объем ПЗУ приблизительно на 6%, повысить быстродействие приблизительно на 1 О/о и удвоить объем ПЗУ с меньшими затратами оборудования. При этом экономия ПЗУ для хранения микропрограммы составляет не менее 10"/о от общего объема ПЗУ.формула изобретенияУстройство микропрограммного управления, содержащее блок постоянной памяти,выход которого соединен с информационнымвходом регистра микрокоманл, выход которого соединен со входом дешифратсра микрокоманл, вход блока постоянной памяти соединен с выходами счетчика адреса и регистра страниц, отличающееся тем, что, с цельюсокрашения оборудования и повышениябыстродействия, оно содержит стековую память, коммутатор, триггер, элементы И и НЕ,причем первый вход коммутатора соединенс выходом блока постоянной памяти, второй и третий входы коммутатора соединенысоответственно с выходами регистра микрокоманд и стековой памяти, вход стековой памяти соединен с выходами счетчика адресаи регистра страниц, входы которых соединены с выходом коммутатора, выход триггера соединен со вторым входом коммутатора, выход триггера соединен со вторым входом коммутатора, С-вход триггера соединенс первым выходом лешифратора микрокоманд, 0-вход триггера - с выходом коммутатора, 8- и К-входы триггера соединенысоответственно с выходами первого и второго элементов И, выход регистра страницсоединен с первым входом второго э.1 емента И и через элемент НЕ с первым входомпервого элемента И, вторые входы первогои второго элементов И соединены с вторымвыходом дешифратора микрокоманд.Источники информации,принятые во внимание при экспертизе1. Патент США Мо 3794980,кл. 340 - 172, 5, опублик. 1974,2. Техническая документация 1 Ц 3. 050.173. Л., ГСКТБ, 1975 (прототип).809184 ос ех тец ир Редактор А. ЛежнинаЗаказ 18/59 ВНИИПИ Государствпо делам изобре 113035, Москва, Ж - 35 лиал ППП Патент, г витель Г. Пономарева д А. Бойкас Корректор ж 756 Подписно нного комитета СССРтений и открытийРаушская наб., д. 4/5Ужгород, ул. Проектная,