Делительное устройство

(23) ГЪриорнтетОпубликовано 150281, бюллетень ЙФ 6Дата Опубликования сеисаиия 110281 Госуларствеииый комитет СССР ио ледам изобретеиий и открытий(72) Автор изобретения Т. Л, Иетс арт уский Филиал Центрального опытно-конструк дарственного всесоюзного ордена Трудовог мени научно-исследовательского технологнче нта и эксплуатации машинно-тракторного па аМЬЪо., о, института,. М ф ъ,) аявитель Зн(54) ДЕЛИТЕЛЬНОЕ УСТРОЙ предлагаемомуию являетсяо, содержащее ход которого мого устройства ход которого еля устройстпервый входвыходу первогоин вход котоНаиболее близким по техническому реше делительное устройс первый ключ, первый является входом дел второй ключ, первый является входом дел ва, первый интеграт которого покдлючен ключа, компаратор,о Изобретение относится к аналогоцифровой вычислительной технике итехнике аналого-цифрового преобразования,Известно устройство для делениясигналов, содержащее два ключа,интегратор, триггер, генератор иатервала времени, компаратор, эле"мент И, генератор импульсов стан"дартной частоты, цифровой индикаторный блок и генератор тактовых импульсов 11 .Недостатком этого устройства является низкая точность деления. Зависимость выходного сигнала от длительности интервала интегрированияустраняется за счет введения генератора интервала времени, что вызывает дополнительные аппаратурные эатраты. рого подключен к выходу интегратора,а другой вход - к шине нулевого потенциала, триггер, один вход которо"го подключен к выходу компаратора,элемент И, первый вход которого подключен к выходу триггера, генераторимпульсов стандартной частоты, выходкоторого подключен ко второму входуэлемента И, выход которого подключен 10 к первому входу цифрового индикаторного блока, второй интегратор, вцепь обратной связи которого включенкуноч сброса, вход второго интегратора подключен к выходу второго клв ча, третий ключ, выход которого подключен ко второму входу первого интегратора, генератор тактовых импульсов, выходы которого подключенык управляющим входам всех ключей, 20 элемента И и цифрового индикаторногоблока 2.Недостатком данного устройства является то, что с помощью его возможно деление сигналов только опреде ленной полярности, так как ток интегрирования и компенсации должныбыть разного направления.Цель изобретения - расширениедиапазона изменения входных сигналов 30 за счет выполнения операции делениянезависимо от полярности входных сигналов.11 ель достигается теи, что в извест-, ное усройство дополнительно вклзчвиы инвертор, первый вход которого подключен к выходу второго интегратора, а выход - ко входу третьего Фцазча, второй каипаратор, первый ввод которого подключен и выходу атОрого иитегРаторас второй к зэаив нулевого потенциала, деыиФрйтор, иерввй и втоРОй ВХОДЫ КОТОРОГО ПОДКЛЮЧЕНЫ К ВИКО- Е дазиервогО и втОРОГО кОмпаратОРОВ з соответственно, О-триггер, один вход которого ззодключвн к выходу девз- ратврау другой ф к выхОду генератора тактовьпс юзпульсОвр а выход ко вто 13 ровау входу цифрового индикаторного блока и ко второму входу инвертора.На 4 Зиг. 1 представлено делительаое устройство, блоксхема; иа фиг.2- то же, диаграмма работы. И иомвнт свс. т.е. в конце интегрирования, генератор тактовых им" пульсов 19 подает импульс сброса иа вход индикаторного блока 14, размыкает клчи 3 н 5 н подает иа входы триггеров 11 и 24 сигнал начала цикла компенсации. На выходе 9-триггера 24 появляется уровень, соответствуаззнзй либо сигналу повторения, либо сигаалу инверсии инвертора 21, На ВЬЗХОДЕ ТРаггвра 16 появляется РазРевзаввЗай уровень 1, который зазазкает клкзч 4 на втором входе первого интегратора 6. Импульсы О,.(с) генератора стандартной частоты 13 через злеиент И 12 поступают в индикаторный блок 14. Компенсация заряда первого интегратора 6 производят выходньм напряжением ЗЗ (итинвврторповторителя 21 до конца интервалакомпенсации Т,Устройство содержит вход напряжения - делимого 1, взсод иапряжения - делителя 2, ключи 3, 4 и 5, первьзй интегратор б с входными масазтабаьвзи р резззстораии 7 и 8 и ннтегрирузизЗии конденсатором 9, первый коазаззатор Ы, триггер 11, элемент И 12, зеаеРатор 13 импульсов стандартной часТоты, цифровой индикаторный блок 14, второй интегратор 15 с входным масзтабаьаз резистором 16, интегрирующим конденсатором 17 и ключом 18 сброса, генератор 19 тактовых нипульоов,выход 20 интервала, инвертор 21, второй ксазпаратор 22, дезиФРаТор 23, 9-триггер 24.Устройство работает следукнцим ОбразОЭВе9 ийчаяьиззв аоствяаии выходные на пряжезия интеграторов 6 а 15 равны вуза з 1 зззитт(зз) "ззнт (за ЗЗ) 3, 4 а 5 Разомкнутыа ключ 18 заикаутф .виза тригГера 11 имеет запретный уровень "Оф. В начале интервала 1 ф интегрирования геззЩЙтОР 19 тактовых . зззфзульсов замыкает кззючи 3 и 5 и разизнает кзвч 16, Входззьзв напряжения делимого зз(с) и делателя зз(с) поданы на входы 1 и 2 сзэответстввнио. щ начинается интервал интегрирования Т . В течение антерззааа Т, первьвз интегратором б иитеграрузт напряжение делимого ц.,(с) за время Т в соотввтстзцзи с вьзражеи 4 Юзз; уй 7 1 (с)ззс Ю 3, т, , гдв б й 7 - входной масзззтебиыйрезистОР первогоинтегратора;1 (с)щ -- ток заряда первого7 интегратора З 1593 - среднее зиаааиаетока зарзсда первогоинтегратора аЭаряд, первого интегратора. иезави . симо от полярности напряжеивф делите ля в конце интервала интегрированияРавен Ю- (;(,( т, ( 1 ) И то же время 1" интегрируют напряжение делителя с помощью второго интегратора 15 в соответствии с выражениемй 16 1 1 (с)дс е (1162т где о (116 - входной масштабныйрезистор второго 1 интегратора;(с) - ток заряда второгоОэ(синтегратора;31 - среднее значениетока заряда второгоинтегратора.И конце интервала интегрирования Т на выходе второго интегратора будет напряжениеЗд т"инт" 7 ф Где с 17 - еМкбсть интегрируюЗего кон денсатора второго интегратора. Эа интервал Т на выходах интеграторов 6 н 15 будут напряжения ЗЗззт у н 0 зз . В то же время на выходах компараторов 10 и 22 появляются потенциалы соответствующие полярностям выходных напряжений интеграторов 5 и 15. В зависимости от комбинаций полярностей выходных напряжений интеграторов 6 и 15, т.е, соответствуюзмх выходных потенциалов коипараторов 10 н 22, на выходе дешифратора 23 появляется сигнал повторения нли инверсии напряжения компенсации с соответствуиции логическим уровнем.Иоз 4 ициент передачи иивертора 21 -1 соответствует напряжениям делителя и делимого разной полярности и знаку фиинус" частного. Коэффициент +1 - напряжениям делителя н делимого одной полярности и знаку "паос" частного,Формула изобретения Ток компенсации. - ";" - . ,1;-,где й 8 - входной масштабный. резисторпервого интегратора.Заряд компенсациик к 12( ГГОкв конце интервала компенсации выходное напряжение первого интегратораинт 1 ( ф 2.)Из равенства зарядов Финт Щамсогласно выражениям (1) и (2) интервал компенсациит -, -- йе с 17-1 - к, .101 й)6О011где О - среднее значениенапряжения делимого гО - среднее значениенапряжения - делВтели 1к - с 17 88 - коэИициеит проЯ 7в конце ичтервала компенсации(прн Оиру"(Ф ) О) срабатывает пюрВВзйкомпаратор 1 К который переводиттриггер 11 в начальное состояние. Навыходе триггера 11 вырабатывается сигнал логического нуля, который поступает на вход элемента И 12 и заиравает его. Сигнал с выхода триггера11 поступает на вход каоча 4 и разинкает его, а также поступает, на ахалгенератора тактовых импульсов, эамыкает ключ 18 и возвращает второйинтегратор 15 в начальное состояние,Длительность интервала компенсации Тизмеряют, заполняя его импульсамипостоянной частоты Ог(с). Время компенсации Т,пропорционально оеновюнив абсолвтйых значений иапряже"ний ф-, , не зависит от длительности Хйтервала интегрирования.Предлагаемое устройство обеспечивает деление двух изменяеаР 4 хся Мву.полярных напряжений усреднением ихзначения в течение интервала интег"рнровання и индикацию знака резуль"тата деления. делитель ное устройство, содержа щее первый ключ, аервый вход кото" рого является входом делимого уст" ройства, второй ключ, первый вход которога является входам делителяустройства, первый интегратор, первый амод которого подключен к выходу первого ключа, хомпаратор, одинвходкоторогго подключен к выходу интегратора, а другой - к шине нулевого патеицйала, триггер, вход которого подклвчей к выходу компаратора,элемент И, первый вход которого под ключей к аюцщу триггера, генераторимпульс(е стандартной частоты, выходкоторого подключен ко второму входуэлемента И, выход которого подключенк первому аходу цифрового иидикаторИОГО бЛОКа, Второй интегратор, в13 цепь обратной связи которого включенключ сброса, вход второго интегратора подклвчей к выходу второго ключа,третий ключ, выход которого подключенко второму входу первого интегратора,Я генератор тактовых импульсов, выходыкоторого подключены к управляквр 1 мвходам всех ключей, элемента и и ци 4- роаого индикаторного блока, о т л ич а в щ е е с я тем, что, с цельюр расширения диапазона изменения входных сигналов за счет выполнения операции деления независимо от полярности входных снгналов,оно содержиткивертор, первый вход которого подключен к выходу второго интегратора,Зф а выход - ко входу третьего ключа,второй компаратор, первый вход которого подключен к выходу второго интегратора, второй - к июне нулевогопотенциала, дешифратор, первый и втоЭя рой входы которого подключены к вьщодам первого и второгс компараторовсоответственно, О-триггер, один входкоторого подключен к выходу дешифратора, другой - к выходу генератора4 тактовых импульсов, а выход подключенко второму входу цифрового индикаторного блока и ко второму входу инвертора.Источники информации,принятые во внимание при экспертизе1. Жук Л. А. и др. Применение ме"тода поочередноге интегрированиясигналов для построения множитель"но-делительных устройств комбинированного типа. "Приборостроение",ф 1966, т, Х 1, М 9, с.53-54, рис. 12. Авторское свидетельство СССРпо заявке 9 2 б 34052/18-24, 25.12.78,г. Ужгород, ул. Проектная,/73 Тираж 756ВНИИПИ Государствепо делам иэобре 13035, Иосква, Ж,ногоенийРаушсм Подписноеомитета СССРоткрытийая наб., д. 4/5