Адаптивный временной дискретизатор

ОПИСАНИЕИ 3 О Б Р Е Т Е Н И Я (щ 805341К АВТОРСКОМУ СВ ЕТЕЛЬСТВУ Союз СоветскихСоциалистическихресеублнк(23)Приоритет Госуаавстееяный авмвтет СССУ вв дави зобретеинй и етармтнФ(71) Заявитель Белорусский ордена Трудового Красного. Знамени .государственный университет им. В. И. Ленина,.(54) АДАПТИВНЫЙ ВРЕИЕННОЙ ДИСКРЕТИЗАТОР Изобретение .относится к автоматике и вычислительной технике и может быть использовано в информационно- измерительных системах для передачисигналов малым количеством данных, необходимых для восстановления сиг. нала с максимально-допустимой относительной погрешностью.Известен адаптивный временной дискретизатор, содержащий блок дифференцирования, запоминающе-вычитающий блок,. управляемый делитель напряжения, блок сравнения и счетчик 11 .Йзвестен также адаптивный времен-. ной дискретиэатор, содержащий управ ляемый ключ, блок памяти, измеритель" иый элемент блок сравнения и блок управленияС 23.Недостатком известных устройств является низкая точность работы. 20Наиболее близким к предлагаемому является адаптивный временной дискретиэатор, содержащий блок задания допустимой погрешности, управляемый ключ, сигнальный вход которого2 З подключен к входной шине дискрети" затора и к сигнальному входу запоминающего блока, а управляющий вход - к управляющему входу запоминающего блока и к входам Обнуления счетчика 30 и интегратора, причем выходы разрядов счетчика, соединенного счетным входом с шиной тактовых импульсов, подключены к управляющим входам управляемого генератора логарифмической функции и к управляющимвходам управляемого делителя напряжения, сигнальный вход которого соединен. с первым входом вычитающего блока, а выход - с сигнальным входом интегратора, подключенного выходом к второму входу вычитающего блока, соединенного выходом с первым входом компаратора, причем выход управляемого ключа является выходом дискретиэатора, а выход запоминающего блока, который дополнительно выполняет функции вычитания, подключен к сигнальному входу управляемого делителя напряжения, причем управляемый генератор логарифмической функции соединен входом опорного сигнала с выходом блока задания допустимой погреш-ности, а выходом - со вторым входом комваратора, подключенного выходом к управляющему входу управляемого. ключа 3.Недостатком известного устройства является уменьшение длины адантивного временного интервала дискре 805341тизации при обеспечении заданнойотносительной погрешности восстановления.Цель изобретения - увеличение длины адаптивного временного интервалапри обеспечении заданной относительной погрешности.С этой целью в адаптивный временной дискретизатор, содержащий блокзадания допустимой погрешности, управляемый ключ, сй 1 нальный вход которого подключен к входной шине дискретизатора и к сигнальному входу запоминающего блока, а управляющий вход -к управляющему входу запоминающегоблока и к входам обнуления счетчикаи интегратора, причем выходы разрядовсчетчика, соединенного счетным входомс шиной тактовых импульсов, подключены к управляющим входам управляе-мого генератора логарифмической функции и к управляющим входам первогоуправляемого делителя напряжения,сигнальный вход которого соединен спервым входом вычитающего блока, аныход - с сигнальным йходом интегратора, подключенного выходом к второмв входу вычитающего блока, соединенного выходом с первым входом первого компаратора, причем выход управляемого ключа является выходомдискретизатора, дополнительно введены управляемый усилитель напряжения,второй управляемый делитель напряжения, элемент ИЛИ и второй компаратор,подключенный первым входом к выходувыЧитающего блока, прнчем элементИЛИ соединен выходом с управляемоговходом управляемого ключа, а входа-ми - с выходами первого и второгокомпараторон, подключенных вторымивходами соответственно к выходамвторого управляемого делителя напряжения и управляемого усилителянапряжения, управляющие входы которых соединены с выходами блока задания допустимой погрешности, а сигнальные входы - с выходом управляемого генератора логарифмическойфункции, подключенного входом опорного сигнала к выходу запоминающегоблока, причем сигнальный вход первого управляемого делителя напряжениясоединен с входной шиной дискретизатора,На чертеже изображена блок-схемаустройства,Адаптивный временной дискретизатор содержит управляемый ключ 1,сигнальный вход которого подключен квходной шине 2 дискретизатора и ксигнальному входу запоминающего блока3, а управляющий вход - к управляющему входу запоминающего блока 3, квходам обнуления счетчика 4 и интегратора 5, и к выходу элемента ИЛИ 6.Выходы разрядов счетчика 4, соединенного счетным входом с шиной тактовых импульсов, подключены к управляюзим входам управляемого генератора 7логарифмической Функции и к управляющим входам первого управляемого лелителя 8 напряжения. Делитель 8 соединен сигнальным нходом с входной шиной 2 днскретизатора и с первым входом нычитающего блока 9, а выходомс сигнальным входом интегратора 5.Выход интегратора 5 подключен к второму входу нычитающего блока 9. Выходблока 9 соединен с первыми входамипервого и второго компараторон 10 и11, подключенных выходами к входамэлемента ИЛИ б. Вторые входы компараторон 10 и 11 соединены соответственно с выходами второго управляемого делителя напряжения 12 и управляемого усилителя напряжения 13. Делитель 12 и усилитель 13 подключенуправляющими входами к выходам блока14 задания допустимой погрешности,И а сигнальными входами - к выходууправляемого генератора 7 логарифмической функции, Вход опорного сигнала генератора 7 соединен с выходомзапоминающего блока 3. Выход ключар 1 является выходом 15 днскретизатора.Адаптивный временной дискретнзаторработает следующим образом.С выхода нычитающего блока 9 напервые входы компараторов 10 и 11 вмомент времени с поступает напряжениеО : ) бс - х(с),г х(с)огде х(с) - входной сигнал (напряже -ние) на нходной шине 235дискретизатора.С выхода управляемого генератора 7логарифмической Функции на нторыевходы компараторон 10 и 11 через управляемый делитель напряжения 12 скоэффициентом деления Ка =40 где У - допустимая относительйая погрешность, задаваемая блоком 14,и через управляемый усилитель напряжения 13 с коэффициентом усиленияК -подаются напряжения:ю45 О, - - , х(с Рпс,11О = 1х(с) 1 псф(.где х(с ) - значение входного сигна 60ла, фиксируемое н запоминающем блоке 3 в момент времени с 0,В процессе работы компараторы 10и 11 сраннинают напряжение с выходавычитающего блока 9 с выходными напряжениями делителя 12 и усилителя13 и н случае невыполнения одногоиз неравенствИ О) Охвыдают через элемент ИЛИ б управляющий сигнал на прекращение текущего адаптинного интервала временной дискретизации. Этот сигнал обнуляет интегратор 5, счетчик 4 и производит перезапись в запоминаю805341 Формула изобретения И Заказ 10905/73 756 Подписное щий блок 3 очередного существенного значения входного сигнала.Таким образом, условия формирования адаптивного временного интервала имеют вид:(1+У(х(с) в (1+8)х (С) Е ) х(ЙО).Как видно из этих неравенств, прекращение адаптивного временного интервала означает, что аппроксимирующая грямая проходит через значение х(с 0) в момент времени с0 начала интервала и касается нижйей или верхней границы коридора допустимой относительной погрешности, что позволяет увеличить длину адаптивного временного интервала по сравнению с из вестным устройством при обеспечении заданной относительной погрешиостм, что в свою очередь позволяет эффективно использовать рассмотренный дискретизатор с аналого-цифровыми ;Я преобразователями, осуществляющими преобразование напряжения в код с постоянной относмтельной погрешностью квантования. Адаптивный временной дискретизатор, содержащий блок задания допустимой погрешности, управляемый ключ, сигнальный вход которого подключен к входной шине дискретизатора и к сигнальному входу запоминающего блока, а управляющий вход - к управляющему входу запоминающего блока и к входам обнуления счетчика и интегратора, причем выходы разрядов счетчика, соединенного счетным входом с шиной тактовых импульсов, подключены к управляющим входам управляемого 4 О генератора логарифмической функции и к управляющим входам первого управляемого делителя напряжения, сигнальный вход которого соединен с первым входом вычитающего блока, а выход - с сигнальным входом интегратора, подключенного выходом к второмувходу вычитающего блока, соединенного выходом с первым .ходом первогокомпаратора, причем выход управляемого ключа является выходом дискретизатора, о т л и ч а ю щ и й с ятем, что, с целью увеличения длиныадаптивного временного интервала приобеспечении заданной относительной погрешности, в дискретизатор дополнительно введены управляемый усилительнапряжения, второй управлФемый делитель напряжения, элемент ИЛИ и второйкомпаратор, подключенный первьм входси к выходу вычитающего блока, причем элемент ИЛИ соединен выходом суправляющим входом управляемого ключа,а входами - с выходами первого и второго компараторов, подключенных вторыми входами соответственно к выходамвторого управляемого делителя напряжения н управляемого усилителя напряжения, управляющие входы которыхсоединены с выходами блока заданиядопустимой погрешности, а сигнальныевходы - с выходом управляемого генератора логариФмической функции, подключенного входом опорного сигналак выходу запоминающего блока, причемсигнальный вход первого управляемогоделителя напряжения соединен с входной шиной дискретизатора,Источники информации,принятые во внимание при экспертизе1, Авторское свиде тельство СССРР 245455, кл. 0 06 0 7/02, 1965.2, Авторское свидетельство СССР9 394800, кл. 0 06 6 7/02, 1971.3. Авторское свидетельство СССРМ 575770, кл. 6 06 Ь 7/02,хН 03 К 13/17( 1976 (прототип). Филиал ППП "Патент",г.Ужгород,ул.Проектная