Ячейка памяти для буферногорегистра

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Сфциаяистичесиих Респубяик(51)М. Кя.З 611 С 19/00 Государственный комитет ао делам изобретениЯ и открытиЯ(54) ЯЧЕЙКА ПАМЯТИ ЦЛЯ БУФЕРНОГО РЕГИСТРАИзобретейие относится к вычислительной технике, в частности к технике запоминающих устройств,и может быть использовано при проектировании буферных запоминающих устройств. 5Известна по основному авт. св. Р 661606 ячейка памяти, которая содержит три элемента И-ЙЛИ-НЕ, включенные по схеме трехстабильного триггера так,что входы первого элемента 10 И каждого из элементов И-ИЛИ-НЕ соединены с выходами двух других элементов И"ИЛИ-НЕ, и шесть входных шин,соединенных со входами вторых элемеитов И элементов И-ИЛИ-НЕ в следующем поряд 5ке.Первая шина соединена со входамй первого и третьего элементов И-КЛИНЕ, вторая - со входами первого и второго, третья - со входом первого, а 20 четвертая, пятая и шестая - со входами второго и третьего элементов ИЯЛИ-НЕ 11.Однако в буферном регистрер 1 рбЕ 1 пт,), состоящем из ячеек памяти 25 указанного типа, каждая порция информации продвигается от первой ячейки к последней, причем время, через. которое информация появляется на вы" ходе регистра, зависит как от собствен У 2ных (реальных) задержек элементов последнего, так и от его заполнения информацией, т.е. в регистре неизвест но, находится ли в данный момент вре" мени 1-й разряд сдвигаемого кода в 1-й ячейке памяти регистра,а также неизвестно, когда этот разряд попадет в 1-ю ячейку. Следовательно, из такого регистра нельзя осуществлять параллельное считывание информации,что ограничивает его Функциональные возможности н является недостатком.Цель предлагаемого иэобретения - расширение области применения ячейки памяти за счет обеспечения параллельного считывания из нее информации,Поставленная цель достигается тем, что ячейка памяти для буферного регистра содержит дополнительный трех- стабильный триггер, выполненный на трех элементах И-ИЛИ-НЕ и четыре дополнительные входные шины, первая, вторая и третья из которых соединены соответственно с первым, вторым и третьим дополнительными входами первого элемента И-ИЛИ-НЕ основного трехстабильного триггера, первый и второй входы первого элемента И-ИЛИ-НЕ дополнительного трехстабильного триггера соединены с первыми и вторыми дополнительными входами второго и третьего элементов И-ИЛИ-НЕ основного трехстабильного триггера и первой и второй основными входными шинами, выход второго элемента И"ИЛИ-НЕ дополнительного трехстабильного триггера подсоединен к третьим и четвертым дополнительным входаы второго и третьего элементов И-ИЛИ-НЕ основного трехстабильлого триггера, выход третьего элемента И-ИЛИ-НЕ дополнительного трехстабильного триггера соединенс О пятыми и шестыми дополнительными входами второго и третьего элементов И-ИЛИ-НЕ основного трехстабильного триггера, первые выходы второго и третьего элементов И-ИЛИ-НЕ дополнительного трехстабильного триггера соединены с седьмыми дополнительными входами второго и третьего элементов И-ИЛИ-НЕ основного трехстабильного триггера и с четвертой дополнительной 20 входной шиной, четвертый, пятый и шестой дополнительные входы первого элемента И-ИЛИ-НЕ основного трехстабильного триггера соединены со вторыми, третьими и четвертыми входами второго и третьего элементов И-ИЛИНЕ дополнительного трехстабильного триггера и третьей,. четвертой и пятой основными входными шинами, выход второго элемента И-ИЛИ"НЕ основного грехстабильного триггера соединен с ЗО четвертым входом второго элемента И-ИЛИ-НЕ дополнительного трехстабильного триггера, пятый вход второго элемента И-ИЛЙ-НЕ которого подключен к выходу первого элемента И-ИЛИ-НЕ 35 эсновного трехстабильного тригГера и к пятому входу третьего элемента И-ИЛИ-НЕ дополнительного трехстабильного триггера, выход третьего элемента И-ИЛИ-НЕ основного трехстабильного о триггера соединен с шестым входом третьего элемента И-ИЛИ-НЕ дополнитель" ного трехстабильного триггера.На чертеже представлена функциональная схема предлагаемой ячейки памяти для буферного регистра. 45Устройство содержит элементы 4-ИЛИ-НЕ 1-3 основного трехстабильюого триггера 4, элементы И-ИЛИ-НЕ )"7 дополнительного трехстабильного григгера 8, основные входные шины 50 )"14, дополнительные входные шины15-18.Ячейка работает следующим образом.Основной триггер предлагаемой ячей" ки, памяти имеет три устойчивых состояния, которые определяются значениями на выходах элементов 1,2,31011 - информация в триггере4 отсутствует,110 - в триггере 4 записана 60ф 1 фУ101 - в триггере 4 записанфф ОффАналогичные состояния имеет и до" яолннтельный триггер 8. б 5 Пока в дополнительном триггере 8 отсутствует информация, изменение состояний основного триггера происходит так же, как и в известном устройстве.Условием записи (стирания) информации в 1-й ячейке в этом режиме является отсутствие (наличие) информа-, ции в (1+1)-й и наличие (отсутствие) информации в (1-1)-й ячейках соответственно, При этом запись (стирание) информации в 1-й ячейке происходит через элементы 2,3(1)Пусть теперь в (+1)-й ячейке оказался ( +1) -й разряд сдвигаемого кода, в результате чего в дополнительный триггер 8 (1+1)-й ячейки записалась информация, этот триггер оказался в состоянии 110 или 101. Эти состояния дополнительного триггера 8 (1+1)-й ячейки разрешают перепись информации из (1-1)-й ячейки в -ю ячейку через элементы 2 и 3. При этом, очевидно в 1-ю ячейку запишется 1-й разряд сдвигаемого кода,а в (1-1) -й ячейке информация будет стерта. Условием пе реписи информации из основного триггера 4 1 -й ячейки в ее дополнительный триггер 8 является наличие информации в основном 4 и дополнительном триггерах 8 (1+1)-й ячейки и отсутствие информации в (1-1)-й ячейке. Эти условия являются признаком того, что в 1-ю ячейку записан 1-й разряд сдвигаемого кода.Таким образом, информация на выходах элементов б и 7 1-й ячейки появляется только после того, как в этой ячейке окажется записанным 1-й разряд сдвигаемого кода, что позволяет осуществить параллельное считывание информации из буферного регистра;Возврат 1-й ячейки памяти буферного регистра в исходное состояние происходит в следующем порядке.Сначала стирается информация в основном триггере 4 1-й ячейки (условием этого является отсутствие информации в основном 4 и наличие ее в дополнительном триггере 8 (-1)-й ячейки соответственно), а затем стирается информация в дополнительном триггере 8 -1 -й ячейки (условием этого является отсутствие информации в основном триггере 4 (1 +1 -й ячейки.Процесс установки ячеек буферного регистра в исходное состояние распространяется последовательно от первой ячейки к П-й, причем как только 1-я ячейка оказывается в исходном состоянии (т.е. отсутствует информация в ее основном 4 и дополнительном триггерах 8), она снова может принимать информацию из -1)-й ячейки. При этом пока дополнительный триггер 8 1-й ячейки хранит информацию (находится в состоянии 110 или 101), запись информации в ее основной триггер 4 блокируется и поэтому записьочередного )1-разрядного кода в регистрможно начинать сразу после того, какего первая ячейка установится в исходное состояние (не дожидаясь установки в это состояние всех ячеек регистра,В предлагаемой ячейке памяти время записи(стирания)информации в режиме простого сдвига составляет 2 Ясредняя задержка одного элемента ИИЛИ-НЕ),а в режиме сдвига с параллель)ным считыванием - 4.Хотя предлагаемая ячейка памяти Осодержит дополнительное оборудованиепо сравнению с известной ячейкой(дополнительный трехстабильный триггер ), однако общий объем оборудования,необходимый для построения буферного Ирегистра (типа ртра 3 ьЕ ), не увеличивается: в том и другом случае буфер"ный регистр для хранения п-разрядногокода должен содержать 2 И трехстабиль"ных триггеров. 26Аналогичный вывод можно сделатьи о быстродействии буферного регистра:сдвиг кода на й разрядов производится.за время, равное 4 Ы, как в регистреиз известных ячеек памяти, так и врегистре нз предлагаемых ячеек памяти,Буферный регистр. (типа р 1 ребпе)построенный на основе предлагаемыхячеек памяти, позволяет осуществлятьпараллельное считывание информации и ЗЕего целесообразно использовать для,преобразования последовательного кода в параллельный.Формула изобретения ЭЗЯчейка памяти для буферного регистра по авт, св. Р 661606, о т л ич а в щ а я с я тем, что, с целью расширения области применения ячейки памяти за счет обеспечения возможно О сти параллельного считывания информации, она содержит дополнительный трехстабильный триггер, выполненный иа трех элементах И-ИЛИ-НЕ, и четыре дополнительные входные шины, первая, 45 вторая и третья из которых соединены соответственно с первым, вторым и третьим дополнительными входами нер" вого элемента И-ИЛИ-НЕ основного трех- стабильного триггера, первый и второй входы первого элемента И"ИЛИ"НЕдополнительного трехстабильного триггера соединены с первыми и вторымидополнительными входами второго итретьего элементов И-ИЛИ-НЕ основного триггера и первой и второй основными входными шинами, выход второгоэлемента И-ИЛИ-НЕ дополнительноготрехстабильного триггера подсоединенк третьим и четвертым дополнительнымвходам второго и третьего элементовИ-ИЛИ-НЕ основного трехстабильноготриггера, выход третьего элемента КИЛИ-НЕ дополнительного трехстабильного триггера соединен с пятыми и шес-тыми дополнительными входами второгои третьего элементов И-ИЛИ-НЕ основного трехстабильного триггера, первыевыходы второго и третьего элементовИ-ИЛИ-НЕ дополнительного трехстабильного триггера соединены с седьмымидополнительными входами второго итретьего элементов с четвертой дополнительной входной шиной, четвертыйпятый и шестой дополнительные входйпервого элемента И-ИЛИ"НЕ основноготрехстабильного триггера соединенысо вторыми и третьими и четвертымивходами второго и третьего элементовИ-ИЛИ-НЕ дополнительного трехстабильного. триггера и третьей, четвертой ипятой основными входными шинами, выход второго элемента И-ИЛИ-НЕ основного трехстабильного триггерасоединен с четвертым входомвторого элемента И-ИЛИ-НЕ дополнительного трехстабильного триггера, пятыйвход второго элемента И-ИЛИ-НЕ которого подключен к выходу первого элемента И-ИЛИ-НЕ основного трехстабильноготриггера и к пятому входу третьегоэлемента И-ИЛИ-НЕ дополнительноготрехстабильиого триггера, выход третьего элемента И-ИЛИ-ИЕ основного трехстабильного триггера соединен с шестымвходом третьего элемента И-ИЛИ-НЕдополнительного трехстабильного триг"гера. Источники информации,принятые во. внимание при экспертизе 1. Авторское свидетельство СССР Ф 661606, кл. Й 11 С 19/ОО, 12.03.74,799010 едактор Т. К е акаэ 10079 писное 5 илиал ППП "Патент", г. Ужгород, Ул, Проектная ВНИИПИ ГосУд по делам3035, Москва Составитель А, ВоронинТехред Н.Бабурка КорректорС. Шекмар Тираж 656 П ственного комитета ССС обретений и открытий Ж, Раушская наб д