Интегратор

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ТЕЛЬСТВУ Союз Советскнх Соцналистнческих Раслубннк(51)М. Кл.ф С 06 С 7/18 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 230181(54) ИНТЕГРАТОР Изобретение относится к дискретным системам управления и измерительной технике и предназначено для интегрирования дискретных сигналовИзвестен дискретный интегратор,реализующий интегрирование, например,по методам прямоугольника (Эйлера),трапеции 1/3 и 3/3 Симпсона, Уэддляи т,д., выполненные на сумматорах,усилителях, блоках памяти 11 .Недостатком интегратора являетсямалая точность при увеличении спектра частот входных сигналов.Наиболее близким по техническойсущности к предлагаемому является 15интегратор, Л-передаточная функциякоторого имеет вид:Т (фЯ 62 + фЫ 7. +7.+1 ф 1 ох -ог -2 " 20где Т - период дискретности, с,г.-:Е трИзвестный интегратор содержит первый сумматор, первый вход которогочерез первый усилитель соединен свыходом ключа, вход которого является входом интегратора, четыре блокапамяти, соединенные последовательно,вход первого блока памяти подключен,к выходу первого сумматора, соединен- ЭО ному с первым входом второго сумматора, второй вход которого через вто-,рой усилитель подключен к выходу первого блока памяти, соединенному через третий усилитель со вторым входом первого сумматора, выход второгоблока памяти через четвертый усилитель подключен к третьему входу второго сумматора, выход третьего блокапамяти через пятый усилитель подключен к пятому входу второго сумматораи через последовательно соединенныеинвертор и шестой усилитель соединенс третьим входом первого сумматора,четвертый вход которого через инвертор подключен к выходу четвертогоблока памяти, выход которого соединенс пятым входом второго сумматора 2,Недостатком такого интегратора является снижение точности интегрирования при дальнейшем повышении частоты входных сигналов.Цель изобретения - повышение точности интегрирования,Эта цель достигается тем, что винтегратор, содержащий первый сумматор, первый вход которого через первый усилитель соединен с выходомключа, вход которого является входоминтегратора, четыре блока памяти, 798884Из графиков на фиг. 2 видно, что АЧХ предлагаемого интегратора ближе всех и в большем диапазоне частот расположена к АЧХ идеального интегратора, следовательно, его точность выше остальных дискретных интеграторов.Например, при псевдочастоте и)Т=Ъ 2 относительные погрешности дискретных интеграторов имеют следующие значения:- известный интегратор 0,531предлагаемый интегратор 0,105Из этих данных видно, что предлагаемый интегратор значительно точнее известного, примерно в 5 раз.Одновременно существенно расширен диапазон частот, в котором обеспечивается высокая точность интегрирования. т,(+ -1,4. -2 -Ъ+ -4 . -5ф Ь 1 2 БХ +4022-402 -251 -2)На фиг, 1 представлена функциональная схема интегратора, на фиг. 2 - 40сравнительные амплитудно-частотныехарактеристики (АЧХ) различных интеграторов. Эти АЧХ рассчитаны наЭВМ ЕС.Интегратор содержит ключ 1, усилитель 2 с коэффициентом усиленияТ/б, первый сумматор 3 с шестью входами, пять последовательно соединенных блоков памяти 4-8, три инвертора 9-11, усилители 12-19 с коэффи- у 0циентами усиления, равными соответственно 57, 30, 302, 57, 25, 40,40, 25, второй сумматор 20 на шестьвходов. Выход второго блока 5 памяти через первый дополнительный усилитель 17 соединен с четвертым входом сумматора 3, выход четвертогоблока 7 памяти через цуррой дополнительный усилитель 15 и через инвертор 10 и третий дополнительный усилитель 19 соединены, соответственно,с шестыми входами второго 20 и первого 3 сумматоров, выход сумматора3 соединен со входом сумматора 20непосредственно и через пять последовательно соединенных блоков 4-8 па Формула изобретения соединенные последовательно, вход первого блока памяти подключен к выходу первого сумматора и к первому входу второго сумматора, второй вход которого через второй усилитель подключен к выходу первого блока памяти и через третий усилитель ко второ му входу первого сумматора, выход второго блока памяти через четвертый усилитель подключен к третьему входу второго сумматора, выход третьего блока памяти через пятый усилитель подключен к четвертому входу второго сумматора и через последовательно сое. диненные первый инвертор и шестой усилитель - с третьим входом первого сумматора, а выход четвертого блока памяти подключен ко входу второго инвертора, введены пятый блок памяти, три допОлнительных усилителя и третий инвертор, причем пятый блок памяти включен между выходом четвер того блока памяти и пятым входом второго сумматора, выход второго блока памяти через первый дополнительный усилитель подключен к четвертому входу первого сумматора, выход четвертого блока памяти через второй дополнительный усилитель подключен к шестому входу второго сумматора, выход пятого блока памяти через третий инвертор соединен с пятым входом первого сумматора, между шестым входом которого и выходом второго инвертора включен третий дополнительный усилитель.Интегратор имеет передаточную функцию: мяти, последний блок 8 памяти является дополнительным, выход которого через инвертор 11 соединен с пятым входом сумматора 3.Устройство работает следующим образом.Дискретный сигнал х(КТ) с выхода ключа 1 через усилитель 2 поступает на сумматор 3, где суммируется с задержанными в блоках 4-8 паМяти, инвертированными в инверторах 9-11 и усиленными в усилителях 16-19 выходными сигналами блоков памяти.Результирующие сигналы с первого сумматора 3 непосредственно и через те же пять последовательно соединенных блоков 4-8 памяти поступают на второй сумматор 20, где происходит их сложение с сигналами с выходов усилителей 12-15, на входы которых соответственно поступают сигналы с блоков памяти 4, 5, б, 7. Выходной сигнал х(КТ) в виде интеграла от входного сигнала х(КТ) снимается с сумматора 20. О точности интегратора можно судить по близости его частотной характеристики к характеристике идеального интегратора. Интегратор, содержащий первый сумматор, первый вход которого через первый усилитель соединен с выходом ключа, вход которого является входом интегратора, четыре блока памяти, соединенные последовательно, вход первого блока памяти подключен к выходу первого сумматора и к первому входу второго сумматора, второй вход которого через второй усилитель подключен к выходу первого блока памяти и через третий усилитель ко второму входу. первого сумматора, выход второго блока памяти через четвертый усилитель подключен к третьему входу второго сумматора, выход третьего блока памяти через пятый усилитель подключен к четвертому входу второго сумматора и через последовательно соединенные первый инвертор и шестой усилитель - с третьим входомпервого сумматора, а выход четвертого блока памяти подключен ко входувторого инвертора, о т л и ч а ющ и й с я тем, что, с целью повышения точности интегрирования, в него введены пятый блок памяти, тридополнительных усилителя и третий инвертор, причем пятый блок памятивключен между выходом четвертогоблока памяти и пятым входоМ второгосумматора, выход второго блока памяти через первый дополнительный усилитель подключен к четвертому входу 35первого сумматора, выход четвертого блока памяти через второй дополнительный усилитель подключен к шестомувходу второго сумматора, выход пятого блока памяти через третий инвертор соединен с пятым входом первогосумматора, между шестым входом которого и выходом второго инверторавключен третий дополнительный усилитель. Источники информации,принятые во внимание при экспертизе1, Кузин Л,Т. Расчет и проектирование дискретных систем. М., фМашиностроение", 1962, с. 121-124,2. Авторское свидетельство СССРпо заявке Р 2610714/18-24,кл. С 0 б С 7/18, 1978 (прототип).ПодписноССР Зека д, 4/ илиал ППП "Патент", г. Ужгород, ул. Проектная,10060/70 Тираж 756 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Раушкомитета открыти кая наб.