Интегральный логический элемент и-не

пзттйнтюФ тйхничеснал Фк,он я.от,; тЛ ОПИИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 14. 08, 78 (21) 2655142/18-21с присоединением заявки Ио(23) ПриоритетОпубликовано 231280. Бюллетень Мо 47Дата опубликования описания 23. 12. 80 Н 03 К 19/08 Государственный комитет СССР по девам изобретений и открытий.(54 ИНТЕГРАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТИ-НЕ Изобретение относится к импульсной технике и пред:;азначено для использования в системах циФровой автоматики.Известно устройство - логическая схема с повышенным быстродействием, содержащее входной многоэмиттерный транзистор, база которого через первый резистор соединена с первой шиной питания, коллектор - с базой Фазорасщепительного транзистора, эмиттер которого соединен с первым входом выходного каскада, диод с коллектором многоэмиттерного транзистора, коллектор - со вторым входом выходного каскада 1 .Недостаток устройства- низкая помехоустойчивость.Известно устройство, содержащее входной многоэмиттерный транзистор, эмиттеры которого соединены со входами устройства, коллектор через первый резистор с базой ключевого транзистора, коллектор которого соединен с базой многоэмиттерного выходного транзистора, коллектор которого через второй резистор соединен с шиной питания, первый эмиттер через диод - с выходом устройства и коллекторОм второго выходного транзистора, база которого соединена с эмиттером ключевого транзистораи через третий резистор с общей ши,ной, второй эмиттер многоэмиттерного5 выходного транзистора через резисторсоединен с базой транзистора обратнойсвязи, коллектор которого черезрезистор соединен с базой ключевоготранзистора, а эмиттер - с общей1 О шиной 21,Недостаток устройства - невысокое быстродействие н недостаточнаяпомехоустойчивость.Цель изобретения - повышение помехоустойчивости и быстродействия.Поставленная цель достигается тем,что в устройство, содержащее входноймногаэмиттерный транзистор, эмиттерыкоторого соединены со входами устЩ ройства, коллектор - со входом диодной сборки и через первый резисторс первой шиной питания, выход диодной сборки оединен с базой ключевого транзистора, коллектор кото 25 рого соединен со входом выходногокаскада, эмиттер - со второй шинойпитания, дополнительно введены пЕрвый, второй и третий транзисторы,,и второй резистор, база первого транЗо зистора соединена с коллектором ибазой ключевого транзистора, эмиттер - со второй шиной питания, коллектор - с эмиттером второго и базой третьего транзисторов, база второго транзистора соединена с коллектором третьего транзистора и базой входного многоэмиттерного транзистора, коллектор - с эмиттером третьего транзистора и через второй резистор - с первой шиной питания,На фиг, 1 изображена принципиаль,ная схема устройства , на фиг. 2 диаграмма, поясняющая его работу.Устройство содержит входной многоэмиттерный транзистор 1, эмитте. ры которого соединены со входами устройства, коллектор через первый резистор 2 с первой шиной питания, со входом диодной сборки 3, выход которой соединен с базой и коллектором ключевого транзистора 4, входом выходного каскада на транзисторе 5, базой первого дополнительного транзистора б, коллектор которого соединен с эмиттером второго дополнительного транзистора 7 и базой третьего дополнйтельного транзистора 8, коллектор которого соединен с базами транзисторов 1 и 7, а эмиттер с коллектором транзистора 7 через второй резистор 9 - с первой шиной питания, резистор 10 выходного каскада.Устройство работает следуюищм образом.При подключении всех входов транзистора 1 к высокому логическому уровню напряжения транзистор 1 выключен и величина опорного тока, определяемого резистором 2, диодом сборки 3 и транзистором 4 равна где Ч - падение напряжения на открытом р-и-переходеЕ - напряжение питания логической схемы.Известно, что если несколько транзисторов работают под одним и тем же напряжением, то их эмиттерные токи относятся как площади их эмиттеров. Так как коллекторный ток отличается от тока эмиттера на величину тока базы, для больших значений коэ 11 оициентов усиления М , т.е. фМ 3 1 можно утверждать, что и токи коллекторов относятся каю площади эмиттеров, Иэ фиг. 1 вицо, что падение напряжения на участке база-эмиттер транзистора 4 может быть использовано .для фиксации тоа в транэиторах 5 и б. Таким образом, ток коллекторов транзисторов 5 и б равенЕ -2 Чо(2.)к 5 к 6 оп вкпб. доНапряжение на эмиттере транзистора 8 будет равно(3) его значение, определяемое уравнением (2), получаему - Е и - ч: Е(3- - )+Ч (2- -- 3) Е -2 чо лООЯ э- а о о В, о я 5 На выходе логической схемы устанавливается значение логического "нуля"в О к 1 ор к)вц О= К 5 К 1 О=(1- р )в 2 ЧО Б)Я 2Подбирая необходимое соотношениемежду номиналами резисторов выходного каскада к и Й, можно получать1015 дазличные уровни Ов, при согласовании с другими типами микросхем (ТТЛ,,ЭСЛ и др. ) . Режим работы транзисторов является. активным и определяетсяотношением сопротивлений резисторов к 2 кд к 1 о . ПрИ НИЗКОМ урОвНеф напряжения на одном или несколькихвходах резистор 1 включается тольков том случае, если уровень напряжения ниже потенциала 7, определяемого уравнением 3 , причем порог25 включения транзистора 1 можно устанавливать отношением резисторов- ф . для кривой 11 он равен 1 дляа1кривой 12 - 0,9 для кривой 130,8.ЗО Из графиков следует, что с помощью величины отношения резисторов-ф можно так же менять порогйвыключения логической схемы, а вместе с тем и ширину петли гистереэиЗ 5 са. При включении транзистора 1ток коллектора за счет цели обратной связи равенЕ -2 Чо, (6)кл, Оо,ьк йТок базы этого транзистора обес 40 печивается током коллектора р п-ртранзистора 8, Поэтому для токабазы р-и-р транзистора 8 можно записатьол, ВьВл(т)45 Ю- (.ргде 9 р - коэффициент усиления р-п-ртранзистора 8,Ток базы Э 4 определяется током5 О коллектора транзистора б, который,в свою очередь, так же, как и токколлектора транзистора 5 фиксируется током токоотвода Э оп. выкл.оп. выкл.оо.вилл.= -1 Ы.РИ брТаким образом, в выключенной схеме протекает следующий токЕл 7оп. вкпб.60О 011 ЫКов кб 8 НПри высоких значениях Ьй и рт.е. )11 1 и РР з 1, величинамиэтих токов можно пренебречь. Тогда65 на выходе логической схемы воэника 790333ет высокий потенциал, равный примерно напряжению питания схемы, апотенциал на эмиттере и-р-п транзи.стора 7 равен Такое состояние схемы, которое характеризуется активным режимом работы транзисторов в области микро- токов поддерживается цепью обратной связи, Действительно, предположим, что транзистор 1 входит в насыщение, т.е. потенциал на коллекторе станет ниже напряжения отпирания двух переходов. Тогда ток в цепи опорного тока станет равным нулю, станет равным нулю и ток коллектора транзистора б, который через р-п-р транзистор 8 определяет базовый .ток транзистора 1. В результате обратной связи транзистор 1 выключится и потенциал на его коллекторе установится равным падению напряжения на двух открытых р-и-переходах . В результате этого ток в цепи опорного тока возрастает, возрастает и ток коллектора транзистора Ь. И, как следст- вие, появится ток базы транзистора 1, что приведет к его включению и отбору части тока из цепи опорного тока и т.д.Токи в установившемся режиме были вычислены выме. Следует сказать что потенциал на коллекторе транзистора 1 в обоих режимах практически меняться не будет, хотя ток через диод сборки 3 и транзистор 4 в режиме выключения и включения изменяется в (р Вь раз. Это произойдет потому, что зависимость тока и напряжения через открытый р-п-переход является экспотенциальной. Переклю- .чение схемы во включенное состояние .(кривая 11) произойдет только в том случае, когда напряжение на всех входах станет равным или выше напряжения на коллекторе входного многоэмиттерного транзистора 1 и будет равно напряжению двух последовательно .-включенных р-и-переходов диода соорки 3 и транзистора 4. В этом случае не происходит отбор тока от цепи опорного тока. Транзистор 1 работает в инверсном режиме работы до тех пор, пока напряжение на эмиттере транзистора 7 не начнет падать за счет возрастания тока коллектора транзистора б и не установится равным напряжению, определяемому уравнением (3) .В установившемся режиме транзи.стор 1 выключится. В этом случае логическая схема установится в состояние, описанное выше. Другим примером выполнения этого устройства может служить наличие в диодной сборке 3 двух диодов. Включение двух диодов может быть использовано при необходимости с."лещения уровня поро-, 5 015 Повышение помехоустойчивости достигается за счет того, что порог 40 45 50 55 60 га включения логической схемы в область больших напряжений (кривая 18),Таким образом, включая два или более диодов в диодную сборку 3, можно, при необходимости, сдвигать уровень порога включения логическойсхемы. С точки зрения температурнойзависимости уровней согласованиянаиболее приемлемым является включение в диодную цепь одно.о диода.Таким образом, увеличение быстродействия логической схемы, выполняющей Функцию ЗИ-НЕ, достигаетсяактивным режимом работы всех транзисторов и неполным их выключением,срабатывания открытой .и закрытойсхемы не завнсит от напряжения питания, а ширина петли гистерезиса зависит от отношения двух резисторов. Известно, что в составе одной полупроводниковой схемы сопротивление имеет малый относительный технологический разброс и близкие температурные коэффициенты. Поэтому обеспечивается более высокая точность и температурная стабильность пороговых напряжений. Использование предлагаемого логического элемента в цифровых вычислительных машинах, выгодно отличает его от известного, так как увеличивается быстродействие таких схем и повышается их надежность,Формула изобретения Интегральныйлогический элемент И-НЕ, содержащий входной многоэмиттерный транзистор, эмиттеры которого соединены со входами устройства, коллектор - со входом диодной сборки, через первый резистор с первой шиной питания, выход диодной сборки соединен с базой ключевого транзистора, эмиттер которого соединен со второй шиной питания, а коллектор со входом выходного каскада, о тл и ч а ю щ и й с я тем, что, с целью повышения быстродействия и помехоустойчивости, в него дополнительно введены первый , второй и третий транзисторы, второй резистор, база первого транзистора соединена с коллектором и базой ключевого транзистора, эмиттер - со второй шиной питания, коллектор - с эмиттером второго и базой третьего транзисторов, база второго транзистора - с коллектором третьего транзистора и базой входного многоэмиттерного транзистора, коллектор - с эмиттером790333 1. Шагурин И.И. Транзисторнотранзисторные логические схемы,М.,1974, с. 93,2. Наумов Ю. Е. и др, Помехоустойчивость устройств на интегральных логических схемах.,М 1975,с,б 8, оставитель .Э. Фехред Н,Граб то Редактор Е Ковинска никова ррект 99 каз 9075/б ного коми ний и отк ушская на ППП "Патент", г. Ужгород, ул. Проектная, 4 или третьего транзистора и через второйрезистор - с первой миной питания. Источники информации,принятые во внимание при экспертизе7 Тир ВНИИПИ Государстве по делам изобрет 13035, Москва, Ж, Р