Коррелятор

Оп ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцкалистическихРеспублик и 781820(28)Приоритет ло делам изобретений и открытийОпубликовано23,11,80. Бюллетень43 Дата опубликования описания 23 11 80(71) Заявитель Г Е 4 КОРРЕЛЯТО анализа держащее перок задержки,1Изобретение относится к анализу корреляционных функций, в частности к оценке величинызадержки, соответствующей максимуму функ.ции взаимной корреляции двух периодическихпроцессов и может быть использовано дляопределения временных соотношений при ана.лизе вибраций в машинах и механизмах,Известно устройство для анализа функциикорреляции, содержащее входной блок, выходкоторого соединен со входом блока запомина 1 О.ния, выход которого соединен со входом умножителя, выход которого соединен с устройствомрегистрации, а выходы блока управления сое.динены с управляющими входами блока запоминания, умножителя и устройства регистра.ции 111.15Недостатками этого устройства являютсяограниченные функциональные возможности,т.е. невозможность анализа функции взаимнойкорреляции, невозможность определения максимума этой функции.Известно также устройство дляфункции взаимной корреляции, совый и второй входные блоки, бл 2блок умножитель и сумматор, блок синхрони.зации и синхронный накопитель, который содержит коммутатор и регистры хранения, входыи выходы которых соединены соответственнос выходами коммутатора и выходами синхронного накопителя 21,Недостатком устройства является невозмож.ность получения оценки величины задержки,соответствующей максимуму функции взаимнойкорреляции.Требуемый эффект может быть получендобавлением к известному устройству блоканахождения максимального значения из получаемых оценок функции взаимной корреляции.Однако в этом случае для анализа функциивзаимной корреляции для интервала задержекот 0 до Тсн требуется значительно увеличитьНСФСвреМя обработки,При разработке описываемого устройствабыла поставлена задача обеспечения возмож.ности оценки положения функции взаимнойкорреляции для ограниченного класса исследу.емых процессов, а именно квазигармоническихсигналов в смеси со случайным шумом, для81820 3 7анализа быстропротекающих процессов с повышенной точностью, примером которых могутслужить виброакустические процессы в машинах и механизмах.Цель изобретения - расширение функциональ.ных возможностей путем определения относительной задержки квазигармонических сигналов.Поставленная цель достигается тем, что вкоррелятор, содержащий первый и второйблоки согласования, входы которых-являютсясоответственно первым и вторым входамикоррелятора, а выходы подключены соответ.ственно к первому и второму входам коммутатора, блок задержки, вход которого подключенк выходу первого блока согласования, а выходы соединены с соответствующими входамикоммутатора, выход которого подключен кпервому входу блока умножения и суммирования, выход которого соединен со входом синхронного накопителя, синхронизирующие входыблоков согласования и задержки подключенык первому импульсному выходу синхронизи.рующего счетчика, кодовый выход которогоподключен к кодовым входам синхронизациикоммутатора и синхронного накопителя, введе.ны блок определения периода, буферный ре.гистр, второй коммутатор и блок нелинейногопреобразования, вход которого соединен с выходом буферного регистра, синхронизирующийвход которого подключен ко второму импульсному выходу синхронизирующего счетчика,выход второго коммутатора соединен со вхо.дом буферного регистра и вторым входомблока умножения и суммирования, кодовыйвход синхронизации второго коммутатора сое-,динен с кодовым выходом синхронизирующегосчетчика разрядные входы которого подключены к выходу блока определения периода,вход которого соединен со вторым входомкоррелятора,На чертеже изображена структурная схемаустройства для анализа функции взаимной корреляции.Устройство содержит первый 1 и второй 2блоки согласования, блок 3 задержки, блок 4умножения и суммирования, синхронизирующийсчетчик 5, который далее называется блокомсинхронизации, синхронный накопитель б, который содержит коммутатор 7 и регистры 8хранения, а также блок 9 определения перйода,блок 10 нелинейного преобразования, буферный регистр 11, коммутаторы 12 и 13. Входыи выходы регистров 8 хранения соединенысоответственно с информационным и синхронизирующими входами коммутатора 7, вход блока 3 задержки соединен с выходом первогоблока согласования, информационный входкоторого соединен с первым входом 14 устройства, второй вход 15 которого соединен с информационным входом второго блока 2согласования, информационный выход блока 5синхронизации соединен с кодовым синхронизирующим входом синхронного накопителя ба информационный вход синхронного накопи- .теля 6 соединен с выходом блока 4 умножения и суммирования, импульсный выход бло.ка 5 синхронизации соединен с синхронизирующим входом блока 3 задержки, информа.ционные входы коммутатора 13 соединеныс выходами синхронного накопителя б, выходкоммутатора 13 соединен с первым входомбллока 4 и информационным входом буферногорегистра 11, выход и синхрониэирующий входоторого соединены соответственно с входомблока 10 нелинейного преобразования и до.полнительным выходом блока 5 синхронизации, разрядные входы которого соединены свыходом блока 9 определения периода, вход20которого соединен со вторым входом 15 устройства, импульсный выход блока 5 синхронизации соединен со входами синхронизации первого 1 и второго 2 блоков согласования, выходы которых соединены соответственно с25первым и вторым входами коммутатора 125остальные информационные входы которогосоединены с выходами блока 3 задержки, входсийхронизации и выход коммутатора 12 соединены соответственно с кодовым выходом бло 30ка 5 синхронизации и вторым входом блока 4умножения суммирования. Блок 3 задержкисодержит группы регистров 16 сдвига, входпервой иэ которых соединен со входом блока3, вход синхронизации которого соединен стактовыми входами групп регистров 16 сдвиЗ 5 га, выход каждой из которых соединен свходом следующей группы регистров сдвигаи соответствующим выходом блока 3,Устройство работает следующим образом.Входные нормированные сигналы Х и У подаются на входы 14 и 15 устройства,Блоки 1 и 2 в зависимости от формы представления входных сигналов преобразуют их втребуемый формат, например в двоичный код45с фиксированной запятойЕсли информация,поступающая на входы, представлена в двоич-ной цифровой форме, то в качестве входныхблоков используются буферные регистры, аесли эта информация представлена в аналоговой форме, то в качестве этих блоков используются аналого цифровые преобразователи,Информация с выхода первого входного бло.ка 1 поступает на входы блока 3 задержкии коммутатора 12. Информация с выхода второго блока 2 также поступает на коммутатор12, остальные входы которого соединены свыходами блока.3 задержки, Один из входныхсигналов поступает на вход блока 9 определе.ния периода, который выделяет и вычисляет5 78 величину лериола сигналов и передает информацию об этом периоде в блок 5 синхронизации, который предназначен для управления работой остальных блоков и обеспечивает формирование в течение периода исследуемых сиг. налов заданного числа импульсов на своем тактовом выходе. По каждому из этих импуль. сов происходит считывание иэ блоков 1 и 2 значений величины входных сигналов в данный момент времени и сдвиг информации о значении величины сигнала Х в предыдущие моменты времени в блоке 3 задержки, На каждом из выходов блока 3 задержки таким образом формируется информация о сигнале, поступившем на вход 4 со сдвигом на величину перно. да исследуемого сигнала, по сравнению с предыдущим выходом, а на первом выходе информация сдвинута на один период по срав. нению с текущим моментом времени, Работа коммутатора 12 синхронизируется счетчиком 5, который синхронно управляет работой коммутаторов 7 и 13. Благодаря этому, блок умножения суммирования обеспечивает в течение периода Т накопление в .ом регистре 8 син. хронного накопителя 6 суммы видас.=х Ч1. Ч 4где л - равно числу импульсов генерируемыхблоком синхронизации за период Т;- информация о величине сигнала У,поступившего на вход 15 в-ый момент времени;)( - информация о величине сигнала ХЦв данный момент времени при= 0 и с запаздыванием на Т 1, где- номер выхода блока запоминания.После окончания суммирования, т.е, при 1=ъ, блок 5 управления обеспечивает считывание накопленных сумм через буферный регистр 11 в блок 10 нелинейного преобразования.В блоке 10 производится анализ вводимых через буферный регистр 11 накопленных сумм с учетом их номера с выделением наибольшего значения суммы Си соответствующего ему номера этой группы (суммы) - М. После выявления этих величин в блоке 10 производится оценка положения максимума функции взаимной корреляции в соответствии с выражением 1820 6где Тполовина периода сигнала, поступивше.го на вход 15;С - нормированный коэффициент корреля.ции.Таким образом, предложенное устройствообеспечивает получение оценки максимума функции взаимной корреляции двух квазигармони.ческих сигналов при сравнительно малых затратах оборудования и расширенном диапазонечастот.Формула изобретенияКоррелятор, содержащий первый и второйблоки согласования, входы которых являются15соответственно первым и вторым входамикоррелятора, а выходы подключены соответственно к первому и второму входам коммутатора, блок задержки, вход которого подключен квыходу первого блока согласования, а выходы сое.динены с соответствующими входами коммута.тора, выход которого подключен к первомувходу блока умножения и суммирования,выход которого соединен со входом синхрои.ного накопителя, синхрониэирующие входы25блоков согласования и задержки подключены кпервому импульсному выходу синхронизирую.щего счетчика, кодовый выход которого подключен к кодовым входам синхронизации коммутатора и синхронного накопителя, о т л иЗОчч а ю щ и и с я тем, что, с целью расширения функциональных возможностей за счетопределения относительной задержки квазигар.монических ситналов, в коррелятор введеныблок определения периода, буферный регистр,З 5 второй коммутатор и блок нелинейного преобразования, вход которого соединен с выходомбуферного регистра, синхронизирующий входкоторого подключен ко второму импульсномувыходу синхронизирующего счетчика, выход4 О второго коммутатора соединен со входом буферного регистра и вторым входом блока умножения и суммирования, кодовый вход синхронизации второго коммутатора соединен скодовым выходом синхрониэирующего счетчика,45 разрядные входы которого подключены к вы.ходу блока определения периода, вход которогосоединен со вторым входом коррелятора.Источники информации,принятые во внимание при экспертизе50 1. Мирский Г. Я. Аппаратурное определениехарактеристик случайных процессов. М., "Энергия", 1967, с. 248;2. Авторское свидетельство СССР, Мф 275542,кл. 6 06 Р 15/34, 1969 (прототип).781820 Редактор О. Малец Тираж 751 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж - 35, Рааказ 8136/54 комитета СССР открытийушская наб., д,ППП "Патент", г, Ужгород, ул. Про Составитель В, ЖовинскийТехред Н, Ковалева КорректорМ, Вигула