Устройство для преобразования полярных координат вектора в прямоугольные

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВЧДЕТЕЛЬСТВУ Союз Советских Социалнстнческих Респубпмк(22) Заявлено 2 3, Об . 78 (21) 26 33750/18-24с присоединением эаявнм Йо(51) М Кл 6 06 6 7/22 Госуларственный комитет СССР но ледам н гобретеннй н открыгнй(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ПОЛЯРНЫХ КООРДИНАТ ВЕКТОРА В ПРЯМОУГОЛЬНЫЕ Изобретение относится к области вычислительной техники и может быть использовано в составе вычислителей при решении задач, связанных с преобразованием координат.Известно устройство для преобразования полярных координат в прямоугольные, содержащсе блок формирования стробов, элементы И, блок умножения, блок памяти, потенциальными входами соединенный с шинами старших разрядов входного кода, ком мутатор и переключатель квадрантов 1.К недостатком такого устройства следует отнести его сложность и недостаточно широкий диапазон изменения входной частоты,Наиболее близким по технической сущности является устройство для преобразования полярных координат в прямоугольные, которое содержит коммутатор, первый и второй выходы которого соединены со входами делителей частоты, потенциальные входы которых подключены к знаковым выходам переключателя квадрантов, выход переключателя квадрантов соединен со входом коммутатора, потенциальным входом подключенного к управляющему выходу схемы формирования стробов, а импульсным - к выходу схемы ИЛИ 21Недостатками этого устройстваявляются сложность обслуживания заданием ординат функции в 1 п ос в частотно-импульсной форме, что требуетопределенных аппаратурных затрат,а также узкий диапазон изменениявходной частоты, что вызвано формированием значений впег и сово задва последовательных такта,Целью изобретения является расширение диапазона входных сигналов.15 Цель достигается тем, что устройство для преобразования полярных координат вектора в прямоугольные, содержащее блок памяти и коммутатор,первые входы которых подключены к20 выходу триггера интервалов, первыйвход которого соединен с импульснымвходом устройства, первый и второйделители частоты, импульсные входыкоторых соединены с соответствующимивыходами коьегутатора, а управляющиевходы - соответственно с первым ивторьгм выходами квадрантного переключателя, подключенного входом кшине кода квадранта, третий выход30 квадрантного переключателя соединен771682 сных ко следуюО й+г й,)ж 1 2 Вч"О,ч С )ч оо осгде 2 и, 2квадранта.В преобраэдого импульсаществляется фных кодов 2 ф, й,- код нвателе с приходомвходной частоты Ррмирование числор ажосу- дпульй;кТ Ъа п . Мс,й%оси ) с вторыч входом коммутатора, содержит блок число-импульсного умножения, блок сравнения, счетчик, элемент И, триггер запуска, выход которого подключен к первому входу элемента И, второй вход которого подключен к шине опорной частоты, а выход - к импульсному входу блока число-импульсного умножения, потенциальный вход которого соединен с выходом бло" ка памяти, потенциальный выход - с младшими разрядами первой группы входов блока сравнения, первый и второй импульсные выходы - соответственно с импульсным входом коммутатора и с входом счетчика, потенциальный выходкоторого связан с вторым входом бло ка памяти и со старшими разрядами первой группы входов блока сравнения, а импульсный выход - с первым входом триггера запуска, второй вход которого соединен с импульсным входом уст-;щ ройства, вторая группа входов блока сравнения подключена к шине задания аргумента вектора, выход блока сравнения соединен с вторым входом триггера интерваловНа Фиг. 1 Показана блок-схейа устройства, на фиг, 2 - варианты выполнения блока число-импульсНого умножения.Устройство содержит триггер 1 запуска, элемент И 2, блок 3 число-им пульсйого умножения, блок 4 сравнения, блок 5 памяти, счетчик 6, триггер ин" тервалов 7, коммутатор 8, квадрантный переключатель 9, делители частоты 10, 11. Позицией 12 обозначен импульсный 35 вход устройства, 13 - шина задания аргумента, 14 - шина кода квадранта, 15 - шина опорной частоты.Блок 3 число-импульсного умножения содержит (в первом варианте, фиг.2 а) элемент ИЛИ 16, элементы И 17, счетчик 18Во втором варианте (фиг.2 б) он состоит из сумматора 19, регистра 20, счетчика 21.Устройство работает следующим образом.45Полярные координаты вектора, заданные частотой импульсов Рч и кодом аргумента й,), преобразуются в прямоугольные координаты в соответствии с выражениями 5Р фРз которые в зависимости от номера квадранта сулмнруются на соответствующих делителях частоты 10 и 11, образуя нв их выходах импульсы переполнения Г М й%ю Р ЬФ ) )ф 1 ч с Сс)о ос сосо ч ви здесь и) - разрядность делителей 1011,Особенность устройства состоит втом, что фориирование число-импульсных кодов йВ,д и йо обеспечиваетсяпутем развертывания синусной и косинусной зависимостей во времени. Приэтом используется кусочно-линейнаяаппроксимация функций по выражениямЬао-Х ф(2. -7)1-о.),И сосссоС, (С .-т . ) "оС,) и.о о(и) ос, - ссь+ где Е; - ординаты функции синуса в -ом узле аппроксимации.Формирование число-импуль дов й;)1 и й , осуществляется щим образом.На установочные входы триггера интервалов 7 к триггера запуска 1 поступают импульсы частоты Гч и переводят их в единичные состояния. Триггер 1 разрешает прохождение опорной частоты Ро на вход блока 3 (а именно на вход счетчика 18 или 21) определяя начало линейного развертывания в нем кода аргумента й(с). При этом счетчик 6 Фиксирует текущий код номера интервала разбиения по оси аргумента й), который управляет выборкой из блока памяти 5 кодов приращений ординат йд 2. =Ь 2 2 ф" в течение интервала%= /Рогде 2 - шаг аппроксимации.В результате развертывания йс)(с) к моменту сравнения на выходе блока 3 формируется число-импульсный кодйВ; Ф 2 ь)по( . Затем начинается развертывание йрВ при котором триггер 7 изменяет свое состояние на противоположное и подключает к адресным входам блока памяти 5 обратные коды (й)в . За время дальнейшего развертывания аргумента (от йЫ до 2) на выходе блока 3 Формируется число-импульсный код й Таким образом эа один период азвертывания аргумента, равный Т 2 в ,с п оисходит Формирование й; и йсс., За счет меньшей разрядности ячеек, требуемых для хранения приращений, и эа счет отсутствия в составе блока памяти 5 преобразователя кода в частоту достигается существенная эконо.мия оборудования (около 15).Сокращение времени вычисления й;.и йцэ до одного такта развертывания й,(й) от О до 2 ф (в прототипе требуется дважды развертывать йот О до 2 ) позволило в два раза расШирить диапазон изменения входной частоты.формула изобретенияУстройство для преобразования полярных координат вектора в прямоуголь( ные, содержащее блок памяти и комму- . татор, первые входы которых подключены к выходу триггера интервалов, первый вход которого соединен с импульсньэи входом устройства, первый и второй делители частоты, импульсные входы которых соединены с соответствующими выходами коммутатора, а управляющие входы - соответственно с первым и вторьм выходами квадрантного переключателя, подключенного входом к 26 шине кода квадранта, третий выход квадрантного переключателя соединен с вторым. входом коммутатора,о т л и ". ч а ю щ е е с я тем,что,с целью рас", ширения диапазона входных сигналов, р устройство содержит блок число-импульсного умножения, блок сравнения, счетчик, элемент И, и триггер запуска, выход которого подключен к перВсму входу элемента И, второй входкоторого подключен к шине опорнойчастоты, а выход - к импульснсиувходу блока число-импульсного умножения, потенциальный вход которого соецинен с выходом блока памяти, потенциальный выход - с младаими разрядами первой группы входов блока сравнения, первый и второй импульсныевыходы - соответственно с импульснымвходом коммутатора и с входом счетчика, потенциальный выход которогосвязан с вторым входом блока памятии со старшими разрядами первой группы входов блока сравнения, а импульсный выход - с первым входом триггера запуска, второй вход которого соединен с импульсным входси устройства,вторая группа входов блока сравненияподключена к шине задания аргументавектора, выход блока Сравнения соединен с вторым входом триггера интервалов. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 463986, кл.О 06 6 7/22, 1974,2. Авторское свидетельство СССРв 596955 кл. 0 06 6 7/02, 1976 (пРо-.тотип).771682 г Составитель Г, Осиповенская Тех е А. ЩепанскаяКо ект Ре анто Н. Закаэ 6700 6Г иценко Тираж 75 ПодписноеВНИИПИ Государственного комитета СССРпо делам иэобретений и открытий113035 Москва Ж"35 Ра щская наб.Ф д. 4 5пиал ППП "Патент , г. Ужгород, ул. Проектн