Устройство для записи цифровой информации

О П И С А Н И Е)765870ИЗЬБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскмхСоцмвлмстмческмаРеспублмк ФИ(088.8) до делам нзебретеннй н ютнрмтнй(54) УСТРОЙСТВО ДЛЯ ЗАПИСИ ЦИФРОВОЙ ИНФОРМАЦИИГееударстеенный камнтет (23) Приоритет -1Изобретение относится к приборостроению, а именно к устройствам для записи цифровой информации на движущийся магнитный носитель.Известно многоканальное устройство записи-воспроизведення цифровой информации, записанной методом узкополосной фазовой манипуляции (УФМ) 11, Его преобразующая перед записью часть состоит из последовательно соединенных сумматора по модулю 2, 3-К триггера, усилителя записи и головки записи. В результате суммиро о вания входного сигнала и синхроимпульсов (СИ) получается кодовая последовательность, которая, поступая на вход Э-К триггера, на его выходе преобразуется в трех- частотный код Миллера.Недостатками этого устройства являются низкая эксплуатационная надежность и невысокая достоверность.Наиболее близким по технической сущности к предлагаемому является устройство для магнитной записи и воспроизведения, содержащее информационные каналы с фазовым манипулятором в каждом из них 2.Недостатком этого устройства является неустойчивость к временным смещениям меж 2ду каналами при повышении, плотности записи.Цель изобретения - повышение достоверности информации и увеличениеустойчивости к временным смещениям между каналами.Цель достигается тем, что в устройство введены дополнительный информационный канал, опорный канал, блок проверки на четность, блок преобразования синхроимпульсов, счетчики адресов занесения и считывания, блок формирования маркерного слова, в каждый информационный канал введены блок памяти, логический элемент И и сумматор, опорный канал выполнен в виде делителя частоты и логического элемента И, при этом первый вход логического элемента И опорного канала подсоединен к входам делителя частоты, блока преобразования синхроимпульсов и счетчика адресов занесения, выход которого подключен к первым входам блоков памяти каждого информа. ционного канала, а вторые входы блоков памяти через счетчик адресов считывания соединены с выходом блока преобразования синхроимпульсов, с входом блока формирования маркерного слова и с первыми входами фазовых манипуляторов каждого инфорационоо канала, а сбросовые входыблока преобразования синхроимпульсов иблока формирования маркерного слова соединены с выходом делителя частоты опорного канала, при этом первый выход блокаформирования маркерного слова соединен свходами сумматоров каждого информационного канала, а второй выход - с первымнвходами логических элементов И информационных каналов и вторым входом логического элемента И опорного канала. третьивходы блоков памяти информационных каналов подключены к соответствующим входамблока проверки на четность, выход которогосоединен с третьим входом блока памятидополнительного информационного канала,а выходы блоиов памяти через сумматоркаждого информационного канала подключены ко вторым входам фазовых манипуляторов, выходы которых соединены со вторыми входами логических элементов И информационных каналов.На фиг. 1 изображена функциональнаясхема предлагаемого устройства; на фиг. 2 -временные диаграммы его работы.Устройство содержит информационныеканалы 1, дополнительный информационныйканал 2, опорный канал 3, блок 4 проверкина четность, блок 5 преобразования синхроимпульсов, счетчики адресов занесения, исчитывания 7 и блок 8 формирования маркерного слова.Каждый информационный каналсостоит из последовательно включенных блокапамяти 9, сумматора 10, фазового манипулятора 11, логического элемента И 12, Причем вход его соединен с входными шинами13, а также с соответствующими входамиблока 4 проверки на четкость, выход которого подключен к входу дополнительного информационного канала 2. аналогичного информационному каналу 1.Входная шина 14 импульсов синхронизации соединена с входами делителя частоты15 и логическим элементом И 16 опорногоканала 3 входами счетчика 6 адресов занесения и через блок 5 преобразования синхроимпульсов - входом счетчика 7 адресовсчитывания, со вторыми входами фазовыхманипуляторов 1 информационных каналов 1 и 2, а также с первым входом блока8 формирования маркерного слова. Выходысчетчиков адресов занесения 6 и считывания7 подключены соответственно к вторым итретьим входам блоков памяти 9. Второйвход блока 5 соединен со вторым входомблока 8 формирования маркерного слова,а также с выходом делитель частоты 15,Вторые входы сумматоров 10 и логическихэлементов И 12 и 16 подключены к соответствующим выходам блока 8,Входные импульсы синхронизации (см.фиг. 2,6) поступают на счетчик адресов занесения, который формирует коды адресов для занесения информации (см. фиг. 2, а) в блоки памяти, Эти же импульсы синхронизации поступают в блок преобразования синхронизации, где происходит умножение входнои частоты в в . раз (где и - целоеИ.Фчисло) и вырезка определенного количества импульсов (см. фиг, 2, в), Например, при и ю 15 коэффициент умножения частоты блока преобразования синхронизации равен - , Поэтому на каждые 150 входных СИ получается 150 импульсов синхрочизации умноженной частоты плюс 10 импульсов умноженной частоты, которые вырезаются. Полученные импульсы (см. фиг. 2, в) через счетчик адресов считывания, где формируются коды адресов считывания, поступают в блоки памяти информационных каналов для считывания информации из памяти. Таким обоазом, в блоках памяти происходит сжатие информации во времени. Образовавшийся временной промежуток заполняется десятиразрядным маркерным словом (см. фиг, 2, г), сформированным блоком формирования маркерпого слова из импульсов синхронизации умноженной частоты, на схеме сумматора, На выходе схемы сумматора получается последовательность, изображенная на фиг. 2, д. Например, десятиразрядное маркерное слово может иметь структуру 1010000101. Тогда фазовый манипулятор преобразует ее во временные интервалы 2 Т, 5 ТТТ, 5 ТТ, которые могут встречаться в принципе и в измерительной информации. Поэтому, чтобы превратить эту комбинацию в запрещенную с интервалами 2 Т, 5 ТТ 1, 5 ТТ, блок формирования маркер- ного слова вырабатывает импульс запрета, который выбивает на логическом элементе И импульс между двумя интервалами 1 Т и делает из них 2 Т. Этот же импульс запрета поступает на логический элемент И опорного канала и выбивает один из импульсов синхронизации. Это делается для окраски последовательности импульсов синхронизации с целью восстановления его при воспроизведении для обнуления счетчиков адресов считывания.Делитель частоты служит для фазировки блоков преобразования синхронизации и пре образования маркерного слова, В данном случае коэффициент деления равен 150, поэтому фазировка происходит через 150 импульсов синхронизации.Формула изобретенияУстройство для записи цифровой информации, содержащее информационные каналы с фазовым манипулятором в каждом из них, отличающееся тем, что, с целью повышения достоверности информации и увеличения устойчивости к временным смещениям между каналами, в устройство введены до. полнительный информационный канал, опор.ный канал, олок проверки на четность, блок преобразования синхроимпульсов, счетчики адресов занесения и считывания, блок формирования маркерного слова, в каждый информационный канал введены блок памяти, логический элемент И и сумматор, опорный канал выполнен в виде делителя частоты и логического элемента И, при этом первый вход логического элемента И опорного канала подсоединен к входам делителя частоты, блока преобразования синхроимпульсов и счетчика адресов занесения, выход которо- в го подключен к первым входам блоков памяти каждого информационного канала, а вторые входы блоков памяти через счетчик адресов считывания" соединены с выходом блока преобразования синхроимпульсов, с входом блока формирования маркерного слова и с первыми входами фазовых манипуляторов каждого информационного канала, л сбросовые входы блока преобразовании сикхроимпульсов и блока формирования маркер- ного слова соединены с выходом делителя 2 в частоты опорного канала, при этом первый выход блока формирования маркерного ело.ва соединен с входами сумматоров каждого информационного канала, а второй выход - с первыми входами логических элементов И информационных каналов и вторым входом логического элемента И опорного канала, третьи входы блоков памятиинформационных каналов подключены к соответствующим входам блока проверки начетность, выход которого соединен с третьимвходом блока памяти дополнительного информационного канала, а выходы блоковпамяти через сумматор каждого информа.ционного канала подключены ко вторым входам фазовых манипуляторов, выходы которых соединены со вторыми входами логических элементов И информационных каналов.Источники информации,принятые во внимание при экспертизеСоставитель И,Миронова Редактор Т, Иванова Техред К. Шуфрич Корректор О. Билак Заказ 6518/48 Тираж 882 Подписное ВНИИПИ Государственного комитета СССР по делам изобретеии 1 и открытий1303, Москва, Ж - Вб, Раушская иаб д. 4/5 . Фияиал ППП Патеит, г. Ужгород, ул, Проектная, 4