Делитель частоты следования импульсов на 5, 5
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
пйтенанани /и тв; оюз Советски к циалистическин Республии ИЗОБРЕТЕН К АВТОРСКОМУ СВИДЕТЕЛЬ(6 ) Дополнительное к авт. свил-ву (22) Запвлено 27,03.78 (21) 2594753/ с присоелииемием заявки РЙ 1)м. Кл, Н 03 К 23/02 еударстввниый камитв СССР ю делам изобретений3)Приоритет 3) УДК 621.374.22 (088.8 Опубликовано 07.07.80. Бвллет и атнрити та опубликования описания(71) Заявител 4) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ НА 5,5Изобретение относится к автоматике и вычис.лнтельной технике, может быль использованов устройствах, где необходимо деление последовательности импульсов на дробное число 5,5,Известны делители частоты следования им.5пульсов, содержащие счетные разряды, состоящие из триггеров памяти и коммутационныхтриггеров, причем нулевые выходы первыхкоммутационных триггеров данного разрядасоединены с обоими входами вторых коммута 10ционных триггеров следуиипего старшего разряда 11).Недостатком описанного устройства явля.ется невозможность получения дробного коэффициента деления,Наиболее близким о технической сущностик изобретению является делитель частотыследования импульсов, содержащий четыреразряда, Первые три из которых состоят изтриггера памяти и двух коммутационных триг.геров, а четвертый - из триттера памяти, коммутационного триггера и элемента И - НЕ, а впервых трех разрядах единичный выход триггера памяти соединен с единичным входом второГго коммутационного триггера, нулевой выход которого соединен с единичным входом триг. гера памяти, а единичный выход - с нуле. вым входом первого коммутационного триг. гера; единичный выход первого коммутационного триггера соединен с нулевыми входами триггера памяти и второго коммутационного триггера; нулевой выход первого коммутационного триггера первого разряда соединен с обоими входами второго коммутационного триггера второго разряда и со входом первого дополнительного элемента И - НЕ; нулевой выход первого коммутационного трютера второго разряда соединен с нулевым входом второго коммутационного триггера третьего разряда; нулевой выход первого коммутационного триггера третьего разряда соединен со входом элемента И - НЕ четвертого разряда, выход которого соединен со входом три:гера памяти и со входом второго дополнительного элемента И-НЕ; единичные выходы тригге. ров памяти третьего и четвертого разрядов соединейы со входами первого дополнительного элемента И - НЕ, выход которого соеди.46945 4 50 3 7нен со входом второго дополнительного эле.мента И - НЕ и с единичным входом первогокоммутационного триггера первого разряда;единичный выход коммутационного триггерачетвертого разряда соединен с нулевым входом триггера памяти этого разряда и седиййчным входом первого коммутационноготриггера первого разряда 21..".; .Недостатком данного устройства являетсянизкая надежность,Цель изобретения - повышение надежностиустройства,Эта цель достигается тем, что в делителечастоты следования импульсов иа 5,5,состоя.шем из четырех разрядов, в первых трех изкоторых, содержащих триггер памяти и двакоммутационных триггера, единичный выходтриггера памяти соединен с единичным вхо.дом второго коммутационного трщтера, нуле.вой выход которого соединен с единичнымвходом триггера памяти, а единичный выход -"с йулевьм входом"первого коммутационноготриггера, единичный выход которого Соеди.неи с нулевыми входами триггера памятии второго коммутационного триггера, в четвертом - триггер памяти, коммутационныйтриггер и элемент И-НЕ, и двух дополнительных элементов И-НЕ, вход первого из которых соедийен со входами второго коммута.ционного триггера второго разряда и с ну-левым выходом первого коммутационноготриггера первого разряда; нулевой выход первого коммутационного триггера второго разря."да соединен с нулевым входом второго кома мутацйонйого триггера третьего разряда; нулевой выход первого коммутационного триггератретьего разряда соединен со входом элементаИ - НЕ четвертого разряда, выход которогосоединен со входом триггера паМяти этогоразряда исо входом нтброггб дополйительногоэлемента И - НЕ; единичные выходы триггеровпамяти третьего и четвертого разрядов соединены" со входами первого дополнительного элемента И - НЕ, выход которого соединен совходом второго дополнительного элементаИ - НЕ и с единичным входом первого коммутационного триггера первого разряда; единичный выход коммутационного триггера четвертого разряда сбедийен с нулевым-входомтриггера памяти этого разряда и с единичнымвходом первогО коммутационного триггерапервого разряда; нулевой выход первогокоммутационного триггера второго разрядасоединен с единичным входом первого ком.мутационного триггера третьего разряда и совходом элемента И - НЕ четвертого разряда," коммутационного триггера этого разряда; еди.ничный выход этого триггера соединен с ну. 15 20 25 ЗО 35 40 45 55 левыми входами триггер памяти и первого коммутационного триггера третьего разряда;нулевые выходы первых коммутационных триг. геров первого и третьего разрядов соединеныс единичными входами коммутационного григ.гера четвертого разряда, а нулевой выходтриггера памяти четвертого разряда соединен с нулевым входом коммутационного грщтераэтого разряда, На чертеже изображена структурная электри. ческая схема делителя частоты следования им. пульсов на 5,5.Схема содержит элементы И - НЕ 1 - 4, попарно образующие первый и второй коммутационные триттеры первого разряда, элементы И - НЕ 5-6, попарно образующие триггер памяти этого разряда, элементы И - НЕ 7 - 10, образующие аналогично коммутационные триг. геры, элементы И - НЕ 11, 12, образующие триггер памяти второго разряда, элементы И-НЕ 13-18, образующие триперы третьего разряда, элементы И - НЕ 19, 20, образующие коммутационный триггер четвертого разряда, элемент И - НЕ 21 этого разряда, элементы И - НЕ 22, 23,образующие трипер памяти четвертого разряда, элемент И - НЕ 24 первый дополнительный элемент И - НЕ 25 второй дополнительный, шину 26 тактирующего сигнала, выходную шину 27.гУстройство работает следующим образом.В исходном состоянии триггеры памяти первых двух разрядов находятся в единичном состоянии, триггеры памяти третьего и четвер. того разрядов - в нулевом состоянии.Под действием тактирующего сигнала в делителе происходит обычный пересчет поступаю. ших импульсов в двоичном коде. При этом осуществляется следующая последовательность смены состояний триггеров памяти делителя:0 , 00111 01002 01013 01104 01115 10006 10017 10108 10119 110010 110111 0011Видно, что с приходом пятого по счету тактирующего сигнала на выходе элемента 21 появляется сигнал, равный логическому нулю, . который устанавливаеттриггер памяти чет. вертого разряда в единичное состояние и который через шину 26 поступает на выход. ную шину устройства, Далее происходит обыч. ный пересчет поступающих импульсов, и с5 74694приходом десятого импульса в делителе уста.навливается код 1101. После окончания действия десятого импульса на выходе элемента1 появляется сигнал, равный логической единице, При этом элемент открывается, и наего выходе появляется сигнал, равный логичес.кому нулю, который через элемент 25 посту.пает на выходную шину 27. Одновременносигнал, равный логическому нулю, с выходаэлемента 24 поступает на вход элемента1 ОИ - НЕ 2,С приходом одиннадцатого по счету тактирующего импульса открываются элементы 9и 20, На выходе этих элементов появляютсясигналы, равные логическому нулю, которыеустанавливают триггер памяти второго разряда в единичное состояние, а триггеры памятитретьего и четвертого разрядов - в нулевое,элемент 24 закрывается, и прекращается формирование выходного сигнала. Триггер памя- щоти первого разряда свое состояние не изменяет , поскольку элемент 2 остается закрытым сначала сигналом, равным логическому нулю, с выхода элемента 24, а затемсигналом с выхода элемента 20 5После окончания действия тактирующегосигнала устройство возвращается в исходное состояние 0011.Таким образом, на 11 входных импульсовделитель частоты следования импульсов на5,5 выдает два выходных,т.е, происходитделение частоть 1 на 5,5, причем выходныесигналы формируются через равные интер, валы времени,В данном устройстве за счет новых свя.зей сокращено количество элементов И - НЕ,что позволило повысить надежность работыделителя частоты следования импульсов на5,5,второго дополнительного элемента И - НЕ и с единичным входом первого коммутационного триггера первого разряда, единичный выход коммутационного триггера четвертого разряда соединен с нулевым входом триггера памяти этого разряда и с единичным входом первого коммутационного триггера первого разряда,о т л и ч а ю ш и й с я тем, что, с цельюповышения надежйостй работы устройства, нулевой выход первого коммутационного триггера второго разряда соединен с единичнымвходом первого коммутационного триггератретьего разряда н со входом элемента И - НЕчетвертого разряда, выход которого соединенс единичным входом коммутационного триггераэтого разряда, единичный выход этого триггера соединен с, нулевымивходамитриггерапамяти и первого коммутационного триггератретьего разряда, нулевые выходы первыхкоммутационных триггеров первого и третьегоразрядов соединены с единичными входамикоммутационного триггера четвертого разря.да, а нулевой выход триггера памяти четвертого разряда соединен с нулевым входомкоммутационного триггера этого разряда. 35 45 Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Р 444330,кл. Н 03 К 23/02, 18.03.71. 2. Авторское свидетельство СССР по заявке Р 2471724/18-21, кл. Н 03 К 23/02 (прототип).50 формула изобретения Делитель частоты следования импульсов на 5,5, состоящий из четырех разрядов, в пер., вых трех из которых, содержащих триггер памяти и два коммутационных триггера, еди. ничный выход триггера памяти соединен с еди ничным входом второго коммутационного триттера, нулевой выход которого соединен с единичным входом триггера памяти, а единичный выход - с нулевым входом первого коммутационного триггера, единичный выход 5 6которого соединен с нулевыми входами тригге.ра памяти и второго коммутационного триггера, в четвертом - триггер памяти, коммута.ционный триггер и элемент И - НЕ, и двухдополнительных элементов И - НЕ, вход пер.вого из которых соединен со входами второго коммутационного триггера второго разрядаи с нулевым выходом первого коммутационного триггера первого разряда, нулевой выход первого коммутационного триггера второгоразряда соединен с нулевым входом второгокоммутационного триггера третьего разряда,нулевой выход первого коммутационного триггера третьего разряда. соединен со входом элемента И - НЕ четвертого, разряда, выход которогосоединен со входом триггера памяти этого разряда и со входом второго дополнительного эле.мента И - НЕ, единичные выходы триггеров памяти третьего и четвертого разрядов соединенысо входами первого дополнительного элемента .И - НЕ, выход которого соединен со входом
СмотретьЗаявка
2594753, 27.03.1978
ВОЙСКОВАЯ ЧАСТЬ 44388-РП
ГРЕХНЕВ ВЛАДИМИР АЛЕКСЕЕВИЧ, ГИЛЕНОК ВЛАДИМИР НИКОЛАЕВИЧ
МПК / Метки
МПК: H03K 23/02
Метки: делитель, импульсов, следования, частоты
Опубликовано: 23.07.1980
Код ссылки
<a href="https://patents.su/4-746945-delitel-chastoty-sledovaniya-impulsov-na-5-5.html" target="_blank" rel="follow" title="База патентов СССР">Делитель частоты следования импульсов на 5, 5</a>
Предыдущий патент: Делитель частоты импульсов
Следующий патент: Счетчик джонсона
Случайный патент: Зерносушилка• -п •; -, -. т