Цифровой временной дискриминатор

не делам изобретений и открытийДата опубликования описания 30,06,80(54) ЦИФРОВОЙ ВРЕМЕННОЙ ДИСКРИМИНАТОР Изобретение относится к автоматике,в частности, к следящим измерителям задержки.Изобретение может быть использованов измерительных комплексах, автодальномерах, цифровых автоматических приборах.5Известны временные дискриминаторы,выполненные на аналоговых элементах, состоящие из двух ключевых схем, открываемых передним и задним стробами спежетвния соответственно, двух зарядных емкостей, интегратора, запоминающего сигналошибки, и схемы обнуления 1,Лдя этих устройств характерно влияниепараметров входящих элементов на точт 5ность работы дискриминатора, а также малая надежность, влияние внешних условий,необходимость регулировок.Известен также дискриминагор, сойержаший формирователь видеосигнала, формирователь следяшего строба, два ключа, открываемых передним и задним подустробами соответственно, два ВС-фильтра, входыкоторых соединены с выходами ключей, а выходы соединены с прямым и инвертирую шим входами УПТ, выход которого соединен с первым входом двухпозиционного переключателя, второй вход подключен к источнику опорного напряжения, а выход соединен с генератором управляющего напряжения, выход которого соединен с реверсивным счетчиком, выходы которого соединены с регистром ошибки, причем управление двухпозиционным переключателем и реверсивным счетчиком осуществляется меандром 21.Недостатком этого устройства являет-, ся наличие многих аналоговых элеменгов: ключи, ВС-Фильтры, УПТ, переключатель, генератор, управляемый напряжением. Это приводит к нестабильности характеристик дискриминатора и требует специальных регулировок для компенсации смещения.Целью изобретения является повышение стабильности и упрощения процесса регулврования устройства.Для этого в дискриминатор, содержащий формирователь входного сигнала, формиро744913 фзадержки 12 подключены к входам коммутатора 11 управляющие входы которого ль- через дешифратор 10 соединены с выходаый .ми сдвигового регистра 2, вход которогосоединен с выходом элемента задержки 3.Устройство работает следующим образом.о Строб слежения с выхода формироватеи ля 5 через элемент задержки 3 произвор дит сдвиг регистра с обратной связью 2,на выходах которого формируются псевдослучайные сигналы. Зти сигналы в цифроаналоговых преобразователях 9 преобразуя ются в псевдослучайное напряжение, ко- И 15 торов сравнивается в компараторе 8 свходным, сигналом с выхода формирователя входного сигнала 1. Компаратор 8 фордви- мирует на выходе логическую единицу в ого моменты превышения мгновенного значения оду 20 входного сигнала уровня псевдослучайного напряжения, Другие псевдослучайныеа счгналы подаются на дешифратор 10, коо- торый подключает коммутатор 11 к какому-либо отводу элеменга задержки 12, При25 прохождении сигнала через элемент заим держки 13, инвертор 14 и вентиль 15 форов мируется сигнал опроса состояния компаратора 8. Если входной сигнал в момент2- опроса превышал уровень псевдослучайно 30 го напряжения, то в реверсивный счетчик о прибавляется (для первого блока), или ла, вычигается для второго блока) единица,Число, накапливаемое в реверсивном счетфор- чике 4, представляет ошибку рассогласо 35 вания. Сигнал ошибки выражается разноса- тью интегралов от напряжения входного зо- сигнала 3ватель следящего строба и реверсивный счетчик импульсов, введены дешифратор, цифро-аналоговый преобразоватещ= импу сов,элемент задержки и два блока, кажд из которых содержит первый элемент за держки, отводы которого соединены со в дами коммутаторауправляющие входы ко торого соединены с выходами дешифрат ра, а выход - с первым входом вентиля через второй элемент задержки и нверто со вторым входом вентиля, третий вход которого подключен к выходу компаратора, первый вход которого соединен с вы ходом цифро-аналогового преобразовател а второй вход - с выходом формировате входного сигнала, причем входы дешифра торов и цифра-аналоговых преобразовате лей импульсов соединены с выходами с гового регистра, управляющий вход котор через элемент задержки подключен к вых формирователч следящего строба и входу цервого элемента задержки первого блок выход которого соединен со входом перв го элемента задержки второго блока, а выходы вентилей первого и второго блок соединены с суммирующим и вычитающ входами реверсивного счетчика импульсНа фиг. 1 изображена структурная электрическая схема устройства; на фиг.диаграмма, поясняющая его работу.Цифровой временнгй дискриминатор с держит формирователь 1 входного сигна регистр 2 сдвиговый, элемент 3 задерж ки, счетчик 4 импульсов реверсивный, мирователь 5 следящего стробв., блоки 7, каждый из которых содержит компар тор 8 (например, аналоговый), преобра ватель 9 импульсов цифро-аналоговый, дешифратор 10, коммутатор 11, элементы 12, 13 задержки, инвертор 14, вентиль 40 15.Формирователь 1 входного сигнала соединен с входом компаратора 8 каждого из блоков 6 и 7, другой вход которого под- . ключен через преобразователь 9 к выходам 45 сдвигового регистра 2, а выход - к первому входу вентиля 15, второй вход которого соединен с его третьим входом и выходом коммутатора 1 1 через инвертор 14 и второй элемент задержки 13, а вы ходы вентилей 15 каждого блока 6 и 7 подключены к суммирующему и вычитающему входам счетчика 4. Выход формирователя следящего строба 5 соединен с входами элемента задержки 3 ипервого элемента задержки 12 блока 6, первый выход которого соединен с входом первого элемента задержки 12 блока 7, отводы первого элемента ег ,+гт1 оЖй- иа 1Е+.где ОЖ- напряжение входного сигнала;- временное положение передне.(го фронта строба слежения;С - величина задержки элементазадержки 12.Вычисление интегралов производится методом Монте-Карло. Суть его заключается в следующем. Двумерная область, в которой требуется вычислить интеграл, разбивается сеткой, нанесенной по О и .с, на прямоугольники с координатами О 1, Например, суть видеосигнал имеет вид колокола с шириной импульса Г и амплитудой М . Опишем вокруг импульса прямоугольник и разобъем его стороны на частей по О и 1 с частей по Ь Полученные разбиением Ипрямоугольников будут иметь координатыв ; 1 , , где5 74491 Э =1-:И, 1 =1 - : Ф, Быбирач случайным обра- ш зом прямоугольник, мы прибавляем единицу В счетчик, если Выбранный прямоуголь- у 1. ник находится Внутри имцульса, Если вы- В, бор прямоугольника осушествляется раьно-о вероятно, то отношение числа единиц Х, накопленных в счетчике 4 к количеству;ш тактоВприближенно равняется Отноше т нию лошди импульса (т.е. Интегралу) к плошади Описанного прямоугольника, Бы В- бор случайной координаты по и Осушест- в вляется цифро-аналоговым преобразовате- м лем 9, выбор случайной коордкиты по с в. осуществляется коммутатором 11. к.Таким образом, использование изобре- тбниЯ пОзВОлит ПОВысить стабильность дискриминатора и упростить процесс его регулирования, за счет уменьшения коли-. чества аналоговых элеменов и искгпочения регулировок дискриминатора, при этом 20крутизна дискриминатора не зависит ототношения сигнал-помеха, т,е, предложенное устройство Вычисляет математическоеожидание величины рассогласования, а.математическое ожидание при аддитивных по мехах не зависит от отношения сигнал-помеха. По данному предложению разработанмакет, испытания которого дали положительные результаты. Формула изобретения Цифровой временной дискриминатор,. со.держащий формирователь входного сигнала, формирователь следяшего строба и ревер сивный счетчик импульсов, о т л и ч а ю -и й с я тем, что, с целью повышения:абильнасти работы при одновременномтрошении процесса регулирования, в негоВедены дешифратор, цифро-аналоговый пребразсватель импульсов, элемент задерз и два блока, каждь 1 й из которых содерит первый элеь ент задеркки Отводь 1 к,ОрогО сОединены со ВхОдами коммутатОрау- .равляюшие Входы которого соединены сыходами дешифратора, а выход - с перым входом Вентиля и через второй элеент задержки и инвертОрсо Вторымходом вентиля, третий вход которого подпочен к Выходу компаратора, первый входоторого соединен с выходом цифро-анархо;,свого преобразователя, а второй входс Вь 1 ходом формирователЯ ВхОДКОГО сиГнала, причем входы дешифратора и цифро-аналоговых преобразователей импульсов соединены с выходами сдвигового регистра, управляюший вход которого через элемент задержки подключен к выходу формирователяследящего строба и Входу первого элемента задержки первого блока, выход которого соединен со входом первого элементазадержки Второго блока, а выходы вентилей первого и второго блока соединены ссуммируюшим и Вычитаюшим входами реВерсивного счетчика импульсов.Источники информации,принятые Во внимание при экспертизе1. Кривицкий Ь, Х. "Автоматическиесистемы радиотехнических устройств",МЛ 1962, с, 127-137.2, Электроника", 1972, Ж 7,с,4849.. Гольдина 1 тяг Редак оррект Подписное ССР ираж 885дарственного комитет зобретений и открыт , Ж, Раушская н Филиал ППП нт Заказ 368013 ЯНИЯ 3 Гос по делам 113035, Москв