Амплитудный анализатор спектра

ОП ИСАНИ ИЗОБРЕТЕН И К АВТОРСКОМУ СВИДИТВЛЬСТВ Союз Советских Социалистических РеспубликПриоритетОпубликован УДК 621 317 .757 (088,8) оо делам изобретен и открытий та опубликования описани) ЛМППИТУДНЫй .лсНЛПИ 3 АГО) СПЕК 1 Изобретение относится к ядерной электронике и может быть использовано в прецизионных амплитудных спектрометрических трактах, использующих полупроводниковые детекторы.Известен амплитудный анализатор, в котором улучшение отношения сигнал/шум измерительного тракта производится в аналоговой форме. Он содержит детектор, пред усилитель, формирующий усилитель, преобразователь и накопитель 1.Основным недостатком ацализатора является цевысокое оыстродействие и стабильность, определяемые формирующим усилителем.Наиболее близким техническим решением к изобретению является амплитудный ана лизатор с цифровым фильтром, содержащий последовательно соединенные детектор, усилитель, интегратор, преобразователь, промежуточное запоминающее устройство, ариф метическое устройство и накопитель 2.Однако наличие прецизионного преобразователя в этом анализаторе ограничивает быстродействие всей системы и, в частности, не позволяет эффективно работать в жесткой области спектра, требующей выокои тактовои частоты при обработке пн формации.Целью изобретения является повышениеточцости в жесткой (наиболее часто используемой) области спектра.Это достигается тем, что в амплитудныйанализатор спектра, содержагций последовательно соединенные детектор, усилитель и интегратор, первый преобразователь, подключенный к входу арифметического блока .срез постоянное запоминающее устройство, накопитель, сумматоры ц блок управления, выход которого подключен к управляющим входам интегратора, первого преобразователя, постоянного запоминающего устройства, арифметического блока ц накопителя, 15 а вход соединен с выходом усилителя, ввелены аналоговое запоминаюсцее устройство и второй преобразователь, связанные между собой через первый сумматор, второй вход которого подключен к другому выходу аналогового запоминаюшего устройства и одновременно к первому входу второго сумматора, второй вход которого подключец к выходу интегратора ц к первому выходу аналогового запоминающего устройства. Выход второго сумматора связан со входомпервого преобразователя. Причем выход блока управления подключен к управляющим входам аналогового запоминающего устройства и второго преобразователя, выход которого соединен с первым входом третьегосу мматора, своим вторым входом подключенногоо к выходу арифметического блока, а выходом - к входу накопителя.На фиг. 1 приведена структурная схема анализатора; на фиг, 2 - диаграммы, пояснягощие ее работу.Анализатор содержит детектор 1, который через последовательно соединенные 10 усилитель 2, интегратор 3, второй сумматора 4, первый преобразователь 5, промежуточное запоминающее устройство 6, ариф 5метцческий блок 7 и третий сумматор 8 соединен с накопителем 9.Кроме того, интегратор 3 через аналоговое запоминающее устройство 10, первый сумматор 11 и второй преобразователь 12 соединен со вторым входом третьего сумма тора 8, а усилитель 2 через блок 13 управления с управляющими входами интегратора 3, преобразователей 5 и 2, промежуточного запоминающего устройства 6, арифметического блока 7, аналогового запоминающего устройства 10 и накопителя 9. Второй выход аналогового запоминающего устройства 1 О подключен к вторым входам первого и второго сумматоров 1 и 4.На фиг. 2 приведены лиаграммы напряжений в наиболее важных точках анализа тора. На фиг. 2 а показаны сигналы на выходах усилителя 2 и интегратора 3, причеми Гг - обрабатываемые временныс интервалы соответственно ло и после прихода анализируемого сигнала.35На фиг. 2 бл приведены диаграммы сигналов соответственно на управляющих входах интегратора 3 и первого преобразователя 5, управляющем входе аналогового запоминающего устройства 10, первом и втором выходах этого устройства. 40На фиг. 2 с показано время анализа второго преобразователя 2, а на фиг. 2 ж-з сигналы на управляющих входах арифметического блока 7 и накопителя 9.Анализатор работает следуюгцим обра 45 зом.Блок 13 управления непрерывно вырабатывает тактовые импульсы, которые задают циклы интегрирования в интеграторе 3, запускают первый преобразователь 5 и промежуточное запоминающее устройство 6. 50При отсутствии входного сигнала на обоих выходах аналогового запоминающего устройства 10 поддерживается постоянное напряжение, примерно равное входному. На выходе второго сумматора 4 напряжение равно разнице между напряжением с выхо 55 да интегратора 3 и постоянным напряжением со второго выхода аналогового запоминающего устройства 10, т. е. на вход первого преобразователя 5 поступает нулевое напряжение. Зто напряжение непрерывно кодируется и запоминается в промежуточноч запоминающем устройстве 6.При попадании частицы в детектор 1 на выходе усилителя 2 и, соответственно, интегратора 3 возникает перепал нанряжения. Одновременно этот сигнал попадает в блок 13 управления, который полает управляющий сигнал в аналоговое зацочцнак)- щее устройство О и на его вором выхг)лс появляется напряжение, равное входному сигналу. Таким образом, после прихода сигнала напряжение на входе первого преобразователя 5 не меняется ц он продолжает кодировать шумовое напряжение.Первый сумматор 1 определяет разницу напряжений на разных выходах аналогового запоминагощего устройства 1 О и полает ее на вход второго преобразователя 12. Как видно из диаграммы, после сигцал 11 ца выходе сумматора 11 напряжение становится равным 11 и кодируется вторым преобразователем 2.Проме)куточное запохгинаюшее устройство 6 представляет сооой чногоразрядный сдвиговый регистр, емкость олно 1 о разряда которого равна сумче колируемых тактов до Г 1 и после 1 прихода сигнала. Запись информации црскрагцастся блокоч 13 управления после прохождения цослслцсго такта интервала Гг. Г 1 ослс этого информация 1 ю команле постуггаст в арифхгетицеский Олок 7, гге умножается на еэффи циснть 1, соответствук)щие илеалы 1 ому фильтру,ц сум- М Ц РУСГС 51.Результ 1 т, полу)енный в аГ)ифх 1 стичсском блоке 7, является усрелненныч уровнем шумов в момент прихола сигнала и складываетсяя в третьеч сучматорс 8 с амплитудой сигнала. После суммирования результат передастся в н а коп ц тел ь 9.Поскольку сразу после окончания 1)рсобразования на цсрвом выходе аналс)гово 1 о запоминающего устройства О также устанавливается напряжение, равное вхолггочу сигналу, то после передачи кола в накс)питсль 9 анализатор готов к приему следу)о пцх си 1- налон.На первый преобразователь 5 ностуцают только шумовые сигналы и поэтому лля него достаточ 11 О 21)в -2 уровней квантования. Второй преобразователь 2 имеет около 21 - 212 уровней квантования, но время кодирования на Г 10 э 51 лок -- Г 10 лтора больи)с, чсм у первого. Таким образом, засчет разлсльного кодирования ц обработки полезного сигнала и шума можно значительно увеличить быстролсйствие анализатора в целом, что позволяет, например, повысить точность из.г ГНИИПИ Заказ 286/34 Тираж ОЯЯ ГодписноФилиал ГПГ Патент, г Ужгород, ул. Проектнаи,мерений в жесткой области спектра (ло 1 МэВ и выше).Анализатор 2 имеет тактовую частоту 5 ЧГц, что определяется первым преобразователем, имеющим 2уровней квантования. При работе на этой частоте в жесткой области спектра проигрыш в отношении сигнал)шум по сравнению с идеальным фильтром составляет около 30 - 50 Чг,.Данный анализатор позволяет повысить тактовую частоту ло 15 - 20 м ц, что сокра- О щаст погрешность ло 2 - 4/о.Имеется и другой путь использования изобретения.Г 1 ри тактовой частоте 5 мГц работа в мягкой области спектра) оеализация анд 5 лизаторд значительно урошается, так как несмотря на увеличения числа элементов исключается прсцизионный быстролсйствующий преобразователь (2 уровней, 5 мГц), выполнение которого находится на прелелс технических возможностей, что лает возмож ность построить анализатор с цифровым фильтром пд отечественных комплектукищпх элементах. Амплитудный анализатор спектра, солсржзщий последовательно соелиненныс цс 1 сктор, усилитель и интегратор, первый преобразователь, полключспный к входу арифмс тическо о блока через постоянное запо минаюшее устройство, накопитель, сумматоры и блок управления, выхол которого полключен к управляющим вхолам интегратора, первого преобразователя, постоянного запоминающего устройства, арифметического блока и накопителя, а вход соединен с выходом усилителя, отличпюищйгя тем, что, с целью повышения точности анализа, в нсго ввелены аналоговое запоминаюьцее устройство и второй преобразователь, связднныс межлу собой через первый сумматор, второй вход которого подключен к лругому выхолу аналогового запоминающего устройства и олновременно к первому входу второго сумматора, второй вход которого полключен к выходу интегратора и к первому выхолу аналогового запоминающего устройства, д выхол второго суммато)зд связан со вхолом первого преобразователя, причем выкал блока управления полключен к управляющим входам аналогового запоминающего устройства и второго преобразователя, выхол которого сослинсн с первым вхолом третьего сумматора, своим вторым в.солом полключенного к выхоЛу арифметического блока, з выхоломк вхолу накопителя.Источники информдции, принятыс во внимание при экспертизе1. 1 атснт (;ША М 3688305, кл. 340347, 1968.2. Коеп 1 ап 1. цс)едг 1 пв 1 гппсптв апс) .Чс 111 ос)в, 1975, 1 123, Хе 1 с. 169.