Преобразователь прямого кода в дополнительный

,уюц 1 стввниМ квиитэтСССРделам взебретенхйи втхрытий 3) УИК 681 .325.53 (088.8) елов,. Корнее А,) Авторыизобретения 1) Заявитель 2лементов И, входы которых подключьк выходам триггеров регистра 2Недостатком известного преобразотели является относительно низкое ыстродействие, связанное с необходиостью задержки преобразования на реми первоначальной установки входого кода в регистр.Белью предлагаемого изобретения ляется сокращение времени преобраования, Это достигается тем, что преразователь содержит (И) элементов , выходы элементов ИЛИ соединены первыми разрешающими входамй тригеров с 3-го по И-ый разряд, выходы лементов И соединены с вторыми раэешающимн входами триггеров 3-го о,-ый разряд, шина ввода прямого начения 1-го разряда (261(п) соединены о входами элементов ИЛИ во всех разряах старше 1-го, шина ввода инверсного качения 1-го .разряда соединена со вхоами элементов И во всех разрядахарше 1-го, первый и второй разрешаИзобретение относится к области , эавтоматики и пифровой вычислительной нытехники и может быть использовано припостроении вычислительных устройств, ваИзвестен преобразователь прямого ко- бда в дополнительный, содержащий трнг- м5рный регистр, группы вентильных эле-внтов для установки входного кода, нгруппу вентильных элементов, входы ко- гторых соединены с выходамн триггеров яврегистра 1 .30зНедостатком известного устройства обявляется его сложность и относительно Инизкое быстродействие, связанное с не- собходимостью установки входного ко-г11да, после которой следует собственно . энреобраэование. рНаиболее близким техническим реше . инием к данному является преобразова- зтель, содержащий разрядный триггерный срегистр, первые установочные входы дтриггеров которого соединены с соответ- зствукхпими шинами ввода прямого зиа- дчения, (5-2) элементов И группу ст ге ме ЛИ,ЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА В ДОПОЛНИТЕЛЪ15 о:50 3 7023ющее входы зяптера второго разряйа соединены с шинами ввода прямого- и йнверсного эначейий младшего раз 4рада соответственно, вторые установоч-ные входы триггеров со 2-го по-ыйсоединены С шинами ввода инверсногозначения соответствующих разрядов,синхровхопы всех триггеров регистрасоединены с управляющей шиной преобразователя, . 10На чертеже представлена схема преобразователя прямого кода в дополнительный,Преобразователь прямого кода вдополнительный содержит -разрядныйтриггерный регистр 1, йервые установочные входы 2 (вхопы Э) триггеров3 которого подключены к соответствующим шинам 4 ввода прямого значенияа их синхровхопы 8 (входы С) подключены к управлякяцему входу 6 преобразователя, - 3 элементов ИЛИ 7, вы-..ходы 8 которых соответственно попключены к первым разрешающим входам:9 .(входим ); триггеров с 3-го по 25р-ый разряд, и элементов И 10,выходы 11 которых соответственноподключены ко вторым разрешающимвходам 12 (входам/2) триггеров 3 с 3-гпо и-й разряд, входы 13 элементов ИЛИ7 и входы 14 элементов И 10 йойкпочены соответственно к шинам 4 вво""па прямого значениа и к шинам 15ъвоца инверсного значение препыпущйхразрядов, первый разрешающий вход 9 З 5и второй. разрешающий вход 12 2-готриггера 3 подключены соответственно.к шине 4 ввода прямого значения и кшине 15 ввода инверсного зйачениямладшего разряда; вторые установочные входы 16 (входы ц 1) со 2-гб по/Ь-й фиггеров 3 подключенъ" к сооьветствующим шинам 18 ввода йнверс-"ного значения.Преобразователь работает следующимобразом,Прямое и обратное значейие пара-фазно представленного исходного кода,который. должен быть преобразован, ввице соответствующих логических уров 50ней попаетса через пшны 4 ввода прямого значения и шины 15 ввопа инверсногозначения на первые установочные входы 2 и вторые установочные:.входы 16 триггеров 3. В зависимости55от того, на какой иэ разрешающихвходов триггеров 3 поступит Ьпищчный, то есть разрешающий логичежий 76уровень, будет подготовлена запись в соответствующий триггер 3 или, прамого или обратного значения соответствующего разряда исходного кода, Так, если уровень логической единицы посту-, цит на первый разрешающий вход 9, то будет подготовлена запись в триггер 3 обратного зна,ения данного разряда ис-, ходного кода, так как вход 9 разрешает запись в трщ гер 3 состояния второго установочного вхоца 16, соединенного с шиной ввода инверсного значения 15. Если же логическаа единица поступит на второй разрешавший вход 12, то этим будет подготовлена запись в триггер 3 прямого значения данного разряда исходного кода, так как вход 12 разрешает зались в триггер 3 со стояния первого установочного входа 2, соединенного с шиной 4 ввода прямого значения В зависимости от конкретного значения преобразуемого кода логиеская единица поступит на вторые разрешавшйе входы 12 тех, триггеров3, по отношению к которым все препшествую 1 пие, более младшие разряды исходного кода содержат логические нули, В этом случае все входы 14 элемента И 10 в таком разряде преобразователя бупут находиться поп потенциалом логической единицы, что вызо "вет"появление единичного логического уровня на выходе 11 соответствующего элемента И 10 и поступление его на второй раэрашающий вход 12. При этом ни на"одном иэ входов 13 элементов ИДИ 7 в тех же разрядах не будет ни одной единицы, следствием,его явится появление нуля на выходе 8 элемента ИЛИ 7, поступление которого на первый разрешающий вход 9 блокирует возможность записи в триггер 3 состояния второго установочного вхо- да 2, соединенного с соответствующей шиной 15 ввода инверсного значения,1ВО всех остальных разрядах преобразователя, по отношению к которым хотя бы один из более младших разрядов ис- ХОПНОГО Кода Содержкт единицУ, на выходе 8 элемента ИЛИ 7 будет иметь место логическая единица, поступление которой на первый разрешающий вход 9 нопготавливаетзапись обратного значения .данного разряда исходного кодав соответствующий триггер 3, Запись прямых или обратных значений преобразуемого кода в соответствии с требованиями закона преобразования прямого5 7023 (дополннтельного) кода в дополнительный (прямой) код в; трщтеры 3 трнггерного регистра 1 производится под воздействием импульса управляющей частоты, подаваемого через управляющий вход 6 преобразователя на счетные входы 5 всех триггеров 3, В самый младший разряд всегда будет производиться запнсь прямого значения младшего разряда преобразуемого кода, 11Таким образом, преобразование прямого кода в дополнительный и дополнительного кода в прямой осуществляется, в теченне одного чнкта управляющейчастоты вместо двух тактов, необходн мых для выполнения той же операции в известных устройствах,20 25 формула нзобре,тення Преобразователь прямого .кода в дополнительный, содержащий у 1-разрядный трпггерный регистр, первые установочные входы триггеров которого соединены ссоответствующими шннамн ввода прямого значения(И) элементов ИЛИ, отличающийся тем, что, с целью сокрашения времени преоб= разовання, он содержит Иэлементов 766И,выходы элементов ИЛИ соединены спервыми разрешающими входамн триггеров с 3-го по,ц-ый разряд, выходыэлементов И соединены со вторыми разрешающими входамн триггеров с 3-гопо,И-ый разряд, шина ввода прямогозначения 1-го разряда (2 ЙИ) соединена со входамп элементов ИЛИво всех разрядах старше 1-го, пинаввода инверсного значения 1 -го разряда соединена со входамн элементовИ во всех разрядах старше 1-го,первый н второй разрешающие входытриггера второго разряда соединены сшинами ввода прямого н инверсногозначений младшего разряда соответственно, вторые установочные входытриггеров со 2-го по -ый соединеныс шинами ввода инверсного значеняясоответствующих разрядов, сннхровходывсех трнггеров регистра соединены суправляющей шиной преобразователя.Источники информации,принятые во внимание прн экспертязе1, Авторское свидетельство СССР% 185548, кл, 506 Г 5/02, 1966.2, Авторское свидетельство СССР702376 С, Равва Техр едак л ПНП фПатентф, г, Ужгород, ул, Проек Заказ 7890/46 Тир ЦНИИПИ Государстве по делам изобретен 113038, Мосжва, Ж)к 780 Подпйсного врмитета СССРи открытийРауаская наб д. 4